JPH038001A - プログラマブル コントローラ - Google Patents

プログラマブル コントローラ

Info

Publication number
JPH038001A
JPH038001A JP14223989A JP14223989A JPH038001A JP H038001 A JPH038001 A JP H038001A JP 14223989 A JP14223989 A JP 14223989A JP 14223989 A JP14223989 A JP 14223989A JP H038001 A JPH038001 A JP H038001A
Authority
JP
Japan
Prior art keywords
priority
bus master
backboard
daisy chain
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14223989A
Other languages
English (en)
Inventor
Yoshimori Obata
吉盛 小畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14223989A priority Critical patent/JPH038001A/ja
Publication of JPH038001A publication Critical patent/JPH038001A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、マルチマスタ可能なバックボードを備えたビ
ルディングブロック型のプログラマブルコントローラに
関する。
(従来の技術) この種のプログラマブルコントローラでは、演算処理部
と他のモジュールとの間でデータ入出力を行なうために
、バックボードが設けられている。
第4図はバックボードを有するプルグラマプルコントロ
ーラの一般的な一例を示す図である。
同図において、401はバックボード、402は接続コ
ネクタ、403は個別モジュールであり、バックボード
部分には、電源の供給、アドレス、データ等のバス信号
、データ送受信のための制御信号等が設けられているの
が一般的である。
(発明が解決しようとする課題) 従来、バスマスタを2台有し、時分割にてバックボード
上のデータ入出力を行なうマルチマスタ可能なプログラ
マブルコントローラにおいては、バスマスタ1台がダウ
ンしてもオンラインでの交換ができない構成となってお
り、また二重化のために2台のバスマスタを有するもの
にあっては、一方のみが動作可能であり、他方は待機用
に固定され、一方のダウンあるいは停止により始めて待
機側が動作可能となっている。
このため、この種のプログラマブルコントローラにおい
ては、いわゆるオンラインメンテナンスが困月であると
いう問題点があった。
本発明は、上述の問題点に鑑みなされたものであり、そ
の目的とするところは、二重化システム適用に関し、オ
ンラインメンテナンスを実現すると共に、バックボード
の使用を共通化し、マルチマスタ及び二重化システムの
要求を同時に満足させることにある。
(R明の構成1 (課題を解決するための手段) 本発明のプログラマブルコントローラでは、マルチマス
タ可能なバックボード信号に、第1優先バスマスタの移
動を示すディジーチェーン信号を設け、ディジーチェー
ンの入力が開放論理にあるとき第1fl先バスマスタの
条件となるように構成され、ディジーチェーンの出力は
自身の優先権放棄以外は短絡論理となるよう構成されて
いる。
ざらに、第1優先バスマスクに選択されたことにより、
第1優先バスマスタから出力されるバスアクセスに応答
して短絡論理となるステータス論理となるステータス信
号が、並列にバックボード上に渡されている。
(作用) このように構成することで、第1優先バスマスクがダウ
ンあるいはメンテナンスのために除かれても、ディジー
チェーンにより次段へ第1優先を移動させることが可能
となる。
さらに、2台のバスマスタが時分割でバックボード上で
入出力する場合、第1優先バスマスクか否かを判別する
ステータス線により、バッグボードに接続される各モジ
ュールのデータ入出力制御に判断を与え、第1優先バス
マスタ以外の割込みυ制御等に制限をかけ、多重のデー
タ要求に対しての分類を可能としている。
従って、バスマスタが1台の場合と同様、バックボード
上のモジュールでは制御信号系を供給し、かつバスマス
タ区分のステータスを連続性データ転送や割込み制御に
加えることで、多重アクセスで問題となる論理を除くこ
とが可能となるため、二重化又はマルチマスタを意識せ
ず使用可能となる。
(実施例) 第1図はマルチマスタ構成が可能なプログラマブルコン
トローラのバンクボード上に本発明に関連して追加され
た制御信号線の一実施例を示す図である。
同図において、CNIは第111先順位パスマスタのバ
ックボードコネクタ、CN2は第2優先順位バスマスタ
のバックボードコネクタを示し、これらのコネクタには
ディジーチェーン人力Ml、ディジーチェーン出力MO
1第1優先バスマスタから出力されるステータス信号M
Aが設けられている。
ここで、ディジーチェーン人力Mlが解放論理にある場
合に、コネクタCNI、CN2に接続される各バスマス
タは第1優先バスマスタとなることができる。
さらに、ステータス信号MAにより、第1fl先、第2
優先のバスマスタいずれかをその他のバックボードに接
続された全モジュールが検出可能としている。
第2図は本発明からなる制御信号を含むPCの実装実施
例であり、バスマス98M1.バスマスタBM2、その
他のモジュールSM、コネクタCN1.CN2は第1図
に示すものと同じであり、CN3はその他モジュールの
バックボード接続コネクタ、8Bはバックボードを示す
第2図では、第1優先の与えられるバスマスタBM1と
第2優先のバスマスタBM2が左側より順に実装され、
第1優先マスクの第1優先権放棄あるいは未実装状態に
より第2優先マスクが第1優先マスクに切換えられる。
時分?jにてバックボード8Bのデータ入出力要求を制
御するマルチマスタ動作中は、その他のモジュールSM
では、機能に応じ第1優先マスクと第2優先マスク分類
を行ない応答する。
第3図は、本発明による制御信号を用いるバスマスタに
内蔵される論理回路例であり、MA、Ml、MOは第1
図と同様であり、R1,R2は解放入力時のプルアンプ
抵抗、MRDYは第1マスクとしてのレディ状態を示ず
Hレベル信号、BACは自身がバスを使用中にHレベル
となるバスアクセス中信号、G1.G2.G3は一般ゲ
ートIC,G4は出力解放モードの可能なICである。
ここで、第1優先マスクの場合はMl入力がHレベル又
は解放であることが第1条件となり、MRDY信号がH
レベルであれば第1マスクとしての機能を実行可能な条
件が成立する。
この時ゲートG4の出力は能動状態となり、第1マスク
としてのアクセス情報をMA倍信号よりバックボード上
の全モジュールへ伝達する。
[発明の効果] 以上の説明で明らかなように、本発明によるマルチマス
タ動作の可能なプログラマブルコントローラを用いるこ
とにより、オンラインメンテナンスが可能な二重化シス
テムを実現することができる。
【図面の簡単な説明】
第1図はマルチマスタ構成のプログラマブルコントロー
ラのバックボードに追加される制御信号の一例を示す図
、第2図は本発明からなるプログラマブルコントローラ
の実装実施例を示す図、第3図は本発明による制御信号
の論理回路例を示す図、第4図はバックボードを有する
プログラマブルコントローラの一般的な一例を示す図で
ある。 CN1・・・第1優先順位バスマスタ用バックボードコ
ネクタ CN2・・・第2優先順位バスマスタ用バックボードコ
ネクタ Ml・・・ディジーチェーン入力 MO・・・ディジーチェーン出力 MA・・・第1優先順位パスマスタスティタス信号BM
1.8M2・・・パスマスタ SM・・・その他モジュール 0M3・・・その他モジュールのバックボードコネクタ 8B・・・バックボード

Claims (1)

  1. 【特許請求の範囲】 マルチマスタ可能なバックボードを供えたビルディング
    ブロック型のプログラマブルコントローラにおいて、 デイジーチェーンの入力が開放論理にあるときは第1優
    先バスマスタの条件となり、かつデイジーチェーンの出
    力は自身の優先権放棄以外は短絡論理となるデイジーチ
    ェーン信号と、 第1優先バスマスタから出力されるバスアクセスに応答
    して短絡論理となるステータス信号と、をバックボード
    上に追加延設したことを特徴とするプログラマブルコン
    トローラ。
JP14223989A 1989-06-06 1989-06-06 プログラマブル コントローラ Pending JPH038001A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14223989A JPH038001A (ja) 1989-06-06 1989-06-06 プログラマブル コントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14223989A JPH038001A (ja) 1989-06-06 1989-06-06 プログラマブル コントローラ

Publications (1)

Publication Number Publication Date
JPH038001A true JPH038001A (ja) 1991-01-16

Family

ID=15310671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14223989A Pending JPH038001A (ja) 1989-06-06 1989-06-06 プログラマブル コントローラ

Country Status (1)

Country Link
JP (1) JPH038001A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021053A (ko) * 2002-09-02 2004-03-10 현대자동차주식회사 타이어 도난 방지 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021053A (ko) * 2002-09-02 2004-03-10 현대자동차주식회사 타이어 도난 방지 장치

Similar Documents

Publication Publication Date Title
CA1221173A (en) Microcomputer system with bus control means for peripheral processing devices
US4933838A (en) Segmentable parallel bus for multiprocessor computer systems
US4322794A (en) Bus connection system
JPH056223B2 (ja)
US5019962A (en) Direct memory access controller for a multi-microcomputer system
JPH038001A (ja) プログラマブル コントローラ
JPH01300361A (ja) マイクロプロセッサシステム
JP3511804B2 (ja) 通信端末装置
US5222227A (en) Direct memory access controller for a multi-microcomputer system
JPH07104795B2 (ja) エラ−検出方式
JP3345046B2 (ja) 独立動作保証機能を持つコンピュータシステム
KR0158940B1 (ko) 백플레인보드를 이용한 다중 이더넷 버스 중재 처리 시스템
JPS593775B2 (ja) バス要求処理装置
JPS5969858A (ja) Lsiプロセツサ
JPH02139653A (ja) バス占有制御方式
JPS6325383B2 (ja)
JPS63211053A (ja) 接続回路
JP2990908B2 (ja) 切替要求の割り込み処理を有する切替制御装置
KR950013952A (ko) 엘리베이터의 통신선로 제어장치
JPH01209564A (ja) 情報処理装置
JPS62248006A (ja) 数値制御装置
JPS61139849A (ja) デ−タ処理装置の冗長化システム
JPH03109827A (ja) 2重化構成装置における信号選択方式
JPH0273446A (ja) インタフェース切替え回路
JPH04348449A (ja) 優先順位調停装置