JPS62248006A - 数値制御装置 - Google Patents
数値制御装置Info
- Publication number
- JPS62248006A JPS62248006A JP9119886A JP9119886A JPS62248006A JP S62248006 A JPS62248006 A JP S62248006A JP 9119886 A JP9119886 A JP 9119886A JP 9119886 A JP9119886 A JP 9119886A JP S62248006 A JPS62248006 A JP S62248006A
- Authority
- JP
- Japan
- Prior art keywords
- serial
- printed circuit
- circuit board
- vds
- back panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 230000000007 visual effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Numerical Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は数値制御装置（以下、ＮＣ装置と略称）に関
するものである。
するものである。
従来のこの種装置として第２図に示すものがあった。図
において、１はプリント基板、２は前記プリント基板１
に実装、または着脱自在に装着されたプログラマブル通
信インターフェース用ＬＳＩでシリアルＩ１０ボート、
３は差動ラインドライバ、４はラインレシーバ、５はプ
リント板１の基板コネクタ、６は前記コネクタ５と同じ
ピノアサインの受側コネクタ、７はＣＲＴ及びキーボー
ド等からなるＶＤＳ （ビジュアル・データ・システム
〕である。
において、１はプリント基板、２は前記プリント基板１
に実装、または着脱自在に装着されたプログラマブル通
信インターフェース用ＬＳＩでシリアルＩ１０ボート、
３は差動ラインドライバ、４はラインレシーバ、５はプ
リント板１の基板コネクタ、６は前記コネクタ５と同じ
ピノアサインの受側コネクタ、７はＣＲＴ及びキーボー
ド等からなるＶＤＳ （ビジュアル・データ・システム
〕である。
次に動作について説明する。まずプリント基板１上に搭
載されたマイクロコンビューターシステムによって動作
可能となるプログラマブル通信インターフェース用ＬＳ
ＩであるシリアルＩ１０ボート２は、データ送信時には
、マイクロコノビューターシステムからの指令によって
、パラレルデータをシリアルデータに変換し、差動ライ
ンドライバー３．基板コネクタ５．受側コネクタ６を経
てＶＤＳ７へ送られる。次いで、データの受信時には、
マイクロコノビューターシステムからの指令によって、
前記ＶＤＳ７から基板コネクタ６、受側コネクタ５、ラ
イ／レシーバ−４を経て伝送され念シリアルデータを、
パラレルデータに変換シ。
載されたマイクロコンビューターシステムによって動作
可能となるプログラマブル通信インターフェース用ＬＳ
ＩであるシリアルＩ１０ボート２は、データ送信時には
、マイクロコノビューターシステムからの指令によって
、パラレルデータをシリアルデータに変換し、差動ライ
ンドライバー３．基板コネクタ５．受側コネクタ６を経
てＶＤＳ７へ送られる。次いで、データの受信時には、
マイクロコノビューターシステムからの指令によって、
前記ＶＤＳ７から基板コネクタ６、受側コネクタ５、ラ
イ／レシーバ−４を経て伝送され念シリアルデータを、
パラレルデータに変換シ。
マイククコ／ピユータシステムへ送出する。
従来のＮＣ装置のシリアル通信装置は以上のように構成
されているので、複数のプリント基板の動作状態を調べ
ようとする場合には、やはり複数のＶＤＳｔ”使用しな
ければならず、かつ各々のカードにシリアル通信用のコ
ネクタを実装することが必要であるなどの問題点かあつ
九。
されているので、複数のプリント基板の動作状態を調べ
ようとする場合には、やはり複数のＶＤＳｔ”使用しな
ければならず、かつ各々のカードにシリアル通信用のコ
ネクタを実装することが必要であるなどの問題点かあつ
九。
この発明は上記のような問題点を解消する念めになされ
たもので、１台のＶＤＳで、複数のプリント基板と通信
できるとともにプリント基板の動作状態を調査すること
のできる数値制御装置を得ることを目的とする。
たもので、１台のＶＤＳで、複数のプリント基板と通信
できるとともにプリント基板の動作状態を調査すること
のできる数値制御装置を得ることを目的とする。
この発明に係る数値制御装置は、バックパネルにシリア
ル囚ボートを設置して、シリアルパスを設けるとともに
、各々のプリント基板にあるシリアルＩ１０ボートと協
調動作させるための周辺回路を設けたものである。
ル囚ボートを設置して、シリアルパスを設けるとともに
、各々のプリント基板にあるシリアルＩ１０ボートと協
調動作させるための周辺回路を設けたものである。
この発明におけるＮＣ装置は１台のＶＤＳによジ、複数
のプリント基板のなかの任意の一枚のカードを選択して
通信できるようＫＬ、該プリント基板の動作状態を調査
する。
のプリント基板のなかの任意の一枚のカードを選択して
通信できるようＫＬ、該プリント基板の動作状態を調査
する。
以下、この発明の一実施例全図について説明する。図中
第２因と同一の部分は同一の符号をもって図示した第１
図において、８はバックパネルで第１のシリアＡ／ｉ１
０９ 、差動ライントライバ１０１ラインレシーバ１１
とを搭載している。１２は前記差動ライントライバ１０
に接続され念シリアルデータバスのポジ、１３はライン
レシーバ１１に接続されたシリアルデータバスのネガ、
１４は例えばブリ／上基板ＩＡ、ＩＢ間のコントロール
を行つタメのコノトロールバス％ １５Ａ、１５Ｂは周
辺回路である。
第２因と同一の部分は同一の符号をもって図示した第１
図において、８はバックパネルで第１のシリアＡ／ｉ１
０９ 、差動ライントライバ１０１ラインレシーバ１１
とを搭載している。１２は前記差動ライントライバ１０
に接続され念シリアルデータバスのポジ、１３はライン
レシーバ１１に接続されたシリアルデータバスのネガ、
１４は例えばブリ／上基板ＩＡ、ＩＢ間のコントロール
を行つタメのコノトロールバス％ １５Ａ、１５Ｂは周
辺回路である。
次に動作について説明する。まず、バックパネル８に実
装されているインターフェース用の第１のシリアルＶＯ
９及びその入出力ボートである差動ラインドライバー１
０．ラインレシーバ１１ｔ−介して複数のプリント基板
ＩＡ、ＩＢ内の任意の基板のシリアルＩ１０２ Ａまた
は２Ｂｔ−イネーブルにする。この時、イネーブルされ
たプリント基板１人または１Ｂのいずれか１つの第２の
シリアルＶＯ２Ａ 、または２Ｂ及び周辺回路１５Ａま
念は１５Ｂによって他のブリシト基板の第２のシリアル
Ｉ／Ｏをディゼーフルにし、シリアルデータバスのポジ
１２、ネガ１３ｔ−専有する。また２前記バツクパネル
８上の第１のシリアルＩ１０ ！１ｍを介１−で選択さ
れたプリント基板上の第２のシリアルｒ式ヲテイゼープ
ルにし、他のプリント基板のインターフェース用の第２
のシリアルＩ１０ ｅイネーブルにしてデータラインを
専有することもできる。
装されているインターフェース用の第１のシリアルＶＯ
９及びその入出力ボートである差動ラインドライバー１
０．ラインレシーバ１１ｔ−介して複数のプリント基板
ＩＡ、ＩＢ内の任意の基板のシリアルＩ１０２ Ａまた
は２Ｂｔ−イネーブルにする。この時、イネーブルされ
たプリント基板１人または１Ｂのいずれか１つの第２の
シリアルＶＯ２Ａ 、または２Ｂ及び周辺回路１５Ａま
念は１５Ｂによって他のブリシト基板の第２のシリアル
Ｉ／Ｏをディゼーフルにし、シリアルデータバスのポジ
１２、ネガ１３ｔ−専有する。また２前記バツクパネル
８上の第１のシリアルＩ１０ ！１ｍを介１−で選択さ
れたプリント基板上の第２のシリアルｒ式ヲテイゼープ
ルにし、他のプリント基板のインターフェース用の第２
のシリアルＩ１０ ｅイネーブルにしてデータラインを
専有することもできる。
すなわち、バックパネル８上に設けたシリアルＩ／ｌ）
９を用いることによって任意のプリント基板と通信を行
うことが可能となる。
９を用いることによって任意のプリント基板と通信を行
うことが可能となる。
なお、上記実施例ではバックパネルからプリント基板選
択の通信手段を電気信号による場合について説明したが
、光通信の場合であってもよく。
択の通信手段を電気信号による場合について説明したが
、光通信の場合であってもよく。
上記実施例と同様の効果を奏する。
以上のように、この発明によれば、シリアルデータバス
をバックパネル上に共有させ、ぢらに、バックパネルに
ＶＤＳを接続できるよう、シリアルＩ１０ボートを設は
念ので、各々のプリント基板のシリア／Ｉ／Ｉ１０用の
コネクターが不要となり、更にコネクターが抜けた部分
に新たに電子回路を構成することが可能となるなど高機
能のＮＣ装置が得られる効果がある。
をバックパネル上に共有させ、ぢらに、バックパネルに
ＶＤＳを接続できるよう、シリアルＩ１０ボートを設は
念ので、各々のプリント基板のシリア／Ｉ／Ｉ１０用の
コネクターが不要となり、更にコネクターが抜けた部分
に新たに電子回路を構成することが可能となるなど高機
能のＮＣ装置が得られる効果がある。
第１図はこの発明の一実施例によるインターフェース回
路の展開接続図、第２図は従来のシリアルインターフェ
ースの構成図である。 ＩＡ、ＩＢはプリント基板、２Ａ、２Ｂは第２のシリア
ルＩ１０．７はＶＤＳ（ビジュアル・データ・システム
）、８はバックパネル、９は第１のシリアルｆ１０．１
０は差動ライントライバ、１１はラインレシーバ、１２
．１３はシリアルデータバスのポジ及びネガ、１４はコ
ントロールバス、１５Ａ、１５Ｂは周辺回路。
路の展開接続図、第２図は従来のシリアルインターフェ
ースの構成図である。 ＩＡ、ＩＢはプリント基板、２Ａ、２Ｂは第２のシリア
ルＩ１０．７はＶＤＳ（ビジュアル・データ・システム
）、８はバックパネル、９は第１のシリアルｆ１０．１
０は差動ライントライバ、１１はラインレシーバ、１２
．１３はシリアルデータバスのポジ及びネガ、１４はコ
ントロールバス、１５Ａ、１５Ｂは周辺回路。
Claims (2)
- （１）制御ユニット内に実装された複数のプリント基板
に夫々プログラマブル通信用のシリアルＩ／Ｏを搭載し
、差動ラインドライバ及びラインレシーバ等の周辺回路
を介してＶＤＳとデータ通信を行う数値制御装置におい
て、前記複数のプリント基板同士及びバックパネルとを
シリアルデータバスのポジ、ネガ及びコントロールバス
等で結合し、前記バックパネル上に搭載した第１のシリ
アルＩ／Ｏからの制御指令によつて前記複数のプリント
基板上に搭載した第２のシリアルＩ／Ｏをイネーブル、
またはその他のプリント基板上の第２のシリアルＩ／Ｏ
をデイゼーブルして前記ＶＤＳと通信を行うようにした
ことを特徴とする数値制御装置。 - （２）前記バックパネル上の第１のシリアルＩ／Ｏを介
して選択されたプリント基板上の第２のシリアルＩ／Ｏ
をデイゼーブルにし、他のプリント基板の第２のシリア
ルＩ／ＯをイネーブルにしてＶＤＳとデータ通信を行う
ようにしたことを特徴とする特許請求の範囲第１項記載
の数値制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9119886A JPS62248006A (ja) | 1986-04-22 | 1986-04-22 | 数値制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9119886A JPS62248006A (ja) | 1986-04-22 | 1986-04-22 | 数値制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62248006A true JPS62248006A (ja) | 1987-10-29 |
Family
ID=14019742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9119886A Pending JPS62248006A (ja) | 1986-04-22 | 1986-04-22 | 数値制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62248006A (ja) |
-
1986
- 1986-04-22 JP JP9119886A patent/JPS62248006A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0155443B1 (en) | Microocomputer data processing systems permitting bus control by peripheral processing devices | |
| DE60210312T2 (de) | I/o-vermittlungsknoten für verbindungen in einem multiprozessorrechnersystem | |
| US4736339A (en) | Circuit for simplex I/O terminal control by duplex processors | |
| CN210324188U (zh) | 一种集成电路总线iic主从竞争自动切换设备及其系统 | |
| US5293589A (en) | Circuit with predetermined delay for selectively relaying interrupt signals through a daisy-chain of linked modules upon removal of a module from a slot | |
| JPS62248006A (ja) | 数値制御装置 | |
| JP4346539B2 (ja) | 制御装置 | |
| JP2867649B2 (ja) | 電子機器の接続装置 | |
| JPH09319467A (ja) | バス接続システム | |
| WO2021066001A1 (ja) | 情報処理装置及び通信切替方法 | |
| JPS61234415A (ja) | 基板実装形コンピユ−タユニツト | |
| JPH038001A (ja) | プログラマブル コントローラ | |
| JPH0152947B2 (ja) | ||
| JPS6355655A (ja) | 入出力インタフエ−ス拡張方式 | |
| JPH04343538A (ja) | データ処理装置 | |
| JPS5966096A (ja) | 照明制御装置 | |
| KR920004415B1 (ko) | 데이타 전송회로 및 방법 | |
| JPH0358112A (ja) | データ処理装置 | |
| JP2008027307A (ja) | カードバスデバイスを備えた装置及びそのアクセス制御方法 | |
| JPS58202643A (ja) | 通信バスル−ト制御方式 | |
| JPH05204878A (ja) | インタフェース制御システム | |
| JPS6073772A (ja) | 双方向バス制御方式 | |
| JPS59135527A (ja) | システムバス方式 | |
| JPH04167043A (ja) | 携帯型電子機器 | |
| JPH05127788A (ja) | スイツチ信号の多入力回路 |