JPH09319467A - バス接続システム - Google Patents
バス接続システムInfo
- Publication number
- JPH09319467A JPH09319467A JP8134689A JP13468996A JPH09319467A JP H09319467 A JPH09319467 A JP H09319467A JP 8134689 A JP8134689 A JP 8134689A JP 13468996 A JP13468996 A JP 13468996A JP H09319467 A JPH09319467 A JP H09319467A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- target
- reset signal
- signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】共通のリセット信号線を用いて、障害の発生し
た処理装置の機能を使うことなく、障害の発生した処理
装置のみをリセットすることが可能なバス接続システム
を提供する。 【解決手段】バス接続システムにおいて、リセット信号
線を含む制御線およびデータ線からなる共用バスに複数
の処理装置を接続し、いずれかひとつの処理装置がリセ
ット信号をアサートすることで他の処理装置がリセット
され、リセット不要な処理装置には、リセット抑制指示
し、特定の処理装置のみをリセットする。これにより、
共通バスにリセット信号を送出し、障害の発生した処理
装置の機能を使わずに障害の発生した処理装置のみをリ
セットすることができる。
た処理装置の機能を使うことなく、障害の発生した処理
装置のみをリセットすることが可能なバス接続システム
を提供する。 【解決手段】バス接続システムにおいて、リセット信号
線を含む制御線およびデータ線からなる共用バスに複数
の処理装置を接続し、いずれかひとつの処理装置がリセ
ット信号をアサートすることで他の処理装置がリセット
され、リセット不要な処理装置には、リセット抑制指示
し、特定の処理装置のみをリセットする。これにより、
共通バスにリセット信号を送出し、障害の発生した処理
装置の機能を使わずに障害の発生した処理装置のみをリ
セットすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、データの通信を行
うためのバス接続システムに関し、特に、リセット信号
線を含む制御線およびデータ線からなる共用バスに複数
の処理装置を接続し、個別にリセットを行うのに好適な
バス接続システムに関する。
うためのバス接続システムに関し、特に、リセット信号
線を含む制御線およびデータ線からなる共用バスに複数
の処理装置を接続し、個別にリセットを行うのに好適な
バス接続システムに関する。
【０００２】
【従来の技術】リセット信号線を含む制御線およびデー
タ線からなる共用バスに複数の処理装置を接続し、デー
タの通信を行うバス接続システムとして、１台のマスタ
コントローラに共用バスを介して複数のスレーブコント
ローラを接続した処理装置がある。例えば、ＳＣＳＩ
（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎ
ｔｅｒｆａｃｅ）規格によって接続されたシステムがそ
れにあたる。このようなシステムにおいてリセットは、
マスタコントローラ側から共通のリセット信号をアサー
トすることで全てのスレーブコントローラを強制的にリ
セットする方法と、マスタコントローラ側から共通の制
御線およびデータ線を使用してリセットコマンドを発行
し、スレーブコントローラ側でコマンドやアドレスを解
析し当該スレーブに対するリセットコマンドであると判
定した場合のみリセットする方法がある。
タ線からなる共用バスに複数の処理装置を接続し、デー
タの通信を行うバス接続システムとして、１台のマスタ
コントローラに共用バスを介して複数のスレーブコント
ローラを接続した処理装置がある。例えば、ＳＣＳＩ
（Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎ
ｔｅｒｆａｃｅ）規格によって接続されたシステムがそ
れにあたる。このようなシステムにおいてリセットは、
マスタコントローラ側から共通のリセット信号をアサー
トすることで全てのスレーブコントローラを強制的にリ
セットする方法と、マスタコントローラ側から共通の制
御線およびデータ線を使用してリセットコマンドを発行
し、スレーブコントローラ側でコマンドやアドレスを解
析し当該スレーブに対するリセットコマンドであると判
定した場合のみリセットする方法がある。
【０００３】
【発明が解決しようとする課題】上述のバス接続システ
ムにおいて、いずれかのスレーブコントローラに障害が
発生し、マスタコントローラ側から障害の発生したスレ
ーブコントローラのみにリセットをかける必要が生じた
時、共通のリセット信号を用いて強制的にリセットを行
う方法を用いる場合、障害の発生した装置の機能を使わ
ずにリセットがかけられるという利点があるが、正常動
作している他のスレーブコントローラまで停止させてし
まうため、障害処理の波及範囲が大きくなるという問題
がある。マスタコントローラ側からリセットコマンドを
発行し、スレーブコントローラ側でコマンドやアドレス
を解析し当該スレーブに対するリセットコマンドである
と判定した場合のみリセットする方法を用いた場合、正
常動作している他のスレーブコントローラにリセットが
かからないという利点があるが、障害の発生したスレー
ブコントローラのリセット制御関連機能が正常に動作
し、個別リセットを認識できなければ、リセットされな
いという問題がある。
ムにおいて、いずれかのスレーブコントローラに障害が
発生し、マスタコントローラ側から障害の発生したスレ
ーブコントローラのみにリセットをかける必要が生じた
時、共通のリセット信号を用いて強制的にリセットを行
う方法を用いる場合、障害の発生した装置の機能を使わ
ずにリセットがかけられるという利点があるが、正常動
作している他のスレーブコントローラまで停止させてし
まうため、障害処理の波及範囲が大きくなるという問題
がある。マスタコントローラ側からリセットコマンドを
発行し、スレーブコントローラ側でコマンドやアドレス
を解析し当該スレーブに対するリセットコマンドである
と判定した場合のみリセットする方法を用いた場合、正
常動作している他のスレーブコントローラにリセットが
かからないという利点があるが、障害の発生したスレー
ブコントローラのリセット制御関連機能が正常に動作
し、個別リセットを認識できなければ、リセットされな
いという問題がある。
【０００４】これらの問題を解決する方法として、各ス
レーブコントローラ毎に個別にリセット信号を設ける方
法が考えられるが、ＳＣＳＩバス等の標準バスでは、バ
スの信号仕様がきまっており、仕様を変えるこのような
方法は採用できない。
レーブコントローラ毎に個別にリセット信号を設ける方
法が考えられるが、ＳＣＳＩバス等の標準バスでは、バ
スの信号仕様がきまっており、仕様を変えるこのような
方法は採用できない。
【０００５】本発明の目的は、このような問題を改善
し、障害の発生した処理装置の機能を使わずに、共通の
リセット信号線を用いて障害の発生した処理装置のみを
リセットすることができるような個別リセット方式を提
供することである。
し、障害の発生した処理装置の機能を使わずに、共通の
リセット信号線を用いて障害の発生した処理装置のみを
リセットすることができるような個別リセット方式を提
供することである。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明のバス接続システムでは、リセット信号線を
含む共用バスに複数の処理装置を接続し、複数の処理装
置のうちのいずれかひとつの処理装置によるリセット信
号のアサートに応じて他の処理装置がリセットされ、前
記複数の処理装置の各々は、他の処理装置に対してリセ
ットの抑止を指示するリセット抑止コマンドを発行する
手段と、前記リセット抑止コマンドを受けるとリセット
信号の入力を閉塞するリセット抑止手段とを有する。
め、本発明のバス接続システムでは、リセット信号線を
含む共用バスに複数の処理装置を接続し、複数の処理装
置のうちのいずれかひとつの処理装置によるリセット信
号のアサートに応じて他の処理装置がリセットされ、前
記複数の処理装置の各々は、他の処理装置に対してリセ
ットの抑止を指示するリセット抑止コマンドを発行する
手段と、前記リセット抑止コマンドを受けるとリセット
信号の入力を閉塞するリセット抑止手段とを有する。
【０００７】これにより、障害の発生した処理装置にリ
セットをかける場合、正常に動作している他の処理装置
にあらかじめリセットの抑制指示をしておき、その後共
通のリセット信号を用いてリセットを行うと、リセット
制御手段によりリセット抑止を受けた正常動作中の処理
装置はリセットされず、かつ障害の発生した処理装置の
機能を使うことなく、リセットをかけたい障害の発生し
た処理装置のみをリセットすることが可能である。
セットをかける場合、正常に動作している他の処理装置
にあらかじめリセットの抑制指示をしておき、その後共
通のリセット信号を用いてリセットを行うと、リセット
制御手段によりリセット抑止を受けた正常動作中の処理
装置はリセットされず、かつ障害の発生した処理装置の
機能を使うことなく、リセットをかけたい障害の発生し
た処理装置のみをリセットすることが可能である。
【０００８】
【発明の実施の形態】以下、本発明の実施例を図面を参
照して詳細に説明する。
照して詳細に説明する。
【０００９】図１は、本発明の一実施例を示すシステム
構成図であり、リセット信号線１０を含む制御線１１お
よびデータ線１２からなる共用バス１３には、イニシエ
ータ１５と複数のターゲット１６，１７が接続されてい
る。
構成図であり、リセット信号線１０を含む制御線１１お
よびデータ線１２からなる共用バス１３には、イニシエ
ータ１５と複数のターゲット１６，１７が接続されてい
る。
【００１０】このイニシエータ１５とターゲット１６，
１７は、ＳＣＳＩ規格に定められた機能を有する処理装
置であり、ハードウエア構成は同一であるが、命令を出
す側の処理装置がイニシエータ、命令を実行する側の処
理装置がターゲットとして、動作する。この場合、イニ
シエータとなる処理装置は予め指定される。また、ター
ゲット同士でのデータの送受は行われず、イニシエータ
とターゲット間でのデータ送受が行われる。
１７は、ＳＣＳＩ規格に定められた機能を有する処理装
置であり、ハードウエア構成は同一であるが、命令を出
す側の処理装置がイニシエータ、命令を実行する側の処
理装置がターゲットとして、動作する。この場合、イニ
シエータとなる処理装置は予め指定される。また、ター
ゲット同士でのデータの送受は行われず、イニシエータ
とターゲット間でのデータ送受が行われる。
【００１１】イニシエータ１５は、ＳＣＳＩ制御回路１
５０、このＳＣＳＩ制御回路１５０を制御するプロセッ
サ１５１およびリセット制御回路１５２とから構成され
ている。
５０、このＳＣＳＩ制御回路１５０を制御するプロセッ
サ１５１およびリセット制御回路１５２とから構成され
ている。
【００１２】一方、ターゲット１６，１７は、ＳＣＳＩ
制御回路１６０、このＳＣＳＩ制御回路を制御するプロ
セッサ１６１およびリセット制御回路１６２とから構成
されている。
制御回路１６０、このＳＣＳＩ制御回路を制御するプロ
セッサ１６１およびリセット制御回路１６２とから構成
されている。
【００１３】イニシエータ１５、ターゲット１６，１７
の内部構成の詳細をターゲット１６を代表して図２に示
す。
の内部構成の詳細をターゲット１６を代表して図２に示
す。
【００１４】図示のように、ターゲット１６はＳＣＳＩ
制御回路１６０、このＳＣＳＩ制御回路を制御するプロ
セッサ１６１、リセット制御回路１６２、メモリ１６３
とから構成されている。
制御回路１６０、このＳＣＳＩ制御回路を制御するプロ
セッサ１６１、リセット制御回路１６２、メモリ１６３
とから構成されている。
【００１５】このうち、ＳＣＳＩ制御回路１６０はドラ
イバ，レシーバ１６００およびＳＣＳＩ制御機構１６０
１とから構成されている。また、リセット制御回路１６
２はリセットイネーブル制御回路１６２０とリセット条
件判別回路１６２１とから構成されている。
イバ，レシーバ１６００およびＳＣＳＩ制御機構１６０
１とから構成されている。また、リセット制御回路１６
２はリセットイネーブル制御回路１６２０とリセット条
件判別回路１６２１とから構成されている。
【００１６】前記構成の回路にてイニシエータ１５が障
害を発生したターゲット１７にリセットをかける場合、
まずイニシエータより、リセット不要の正常なターゲッ
ト１６に対して、リセットの抑制指示をする。
害を発生したターゲット１７にリセットをかける場合、
まずイニシエータより、リセット不要の正常なターゲッ
ト１６に対して、リセットの抑制指示をする。
【００１７】リセットの抑制指示は、例えば、コマンド
により直接、ターゲット１６のリセットイネーブル制御
回路１６２０を制御する。リセットの抑制指示コマンド
が発行されるとこれにより、ターゲット１６のリセット
イネーブル制御回路１６２０の出力信号をオフにする。
により直接、ターゲット１６のリセットイネーブル制御
回路１６２０を制御する。リセットの抑制指示コマンド
が発行されるとこれにより、ターゲット１６のリセット
イネーブル制御回路１６２０の出力信号をオフにする。
【００１８】リセットの抑制指示は、例えば、コマンド
によりターゲット１６のプロセッサ１６１に、リセット
イネーブル制御回路１６２０を制御させる。これによ
り、リセットイネーブル制御回路１６２０の出力信号を
オフにする。
によりターゲット１６のプロセッサ１６１に、リセット
イネーブル制御回路１６２０を制御させる。これによ
り、リセットイネーブル制御回路１６２０の出力信号を
オフにする。
【００１９】リセット条件判別回路１６２１は、共通の
リセット信号線１０にリセット信号が入力された場合
に、リセットイネーブル制御回路１６２０から入力され
ている信号との論理積をとり、リセット信号１６５を出
力する。これにより、リセットの抑制指示されたターゲ
ット１６はリセット信号１６５をアサートせず、ターゲ
ット１６のプロセッサ１６１等処理装置をリセットしな
い。リセットの抑制指示されていないターゲット１７は
リセット信号をアサートし、ターゲット１７のプロセッ
サ等処理装置をリセットする。
リセット信号線１０にリセット信号が入力された場合
に、リセットイネーブル制御回路１６２０から入力され
ている信号との論理積をとり、リセット信号１６５を出
力する。これにより、リセットの抑制指示されたターゲ
ット１６はリセット信号１６５をアサートせず、ターゲ
ット１６のプロセッサ１６１等処理装置をリセットしな
い。リセットの抑制指示されていないターゲット１７は
リセット信号をアサートし、ターゲット１７のプロセッ
サ等処理装置をリセットする。
【００２０】リセット処理が正常に行われた後、正常動
作しているターゲット１６には、イニシエータよりリセ
ット抑制指示の解除を行うようにする。
作しているターゲット１６には、イニシエータよりリセ
ット抑制指示の解除を行うようにする。
【００２１】なお、本発明は実施例で示したようにバス
構成に限定されずディジチェーン接続のバス構成にも適
用することができる。また、ＳＣＳＩ規格の装置例をあ
げたが、これに限定されるものではなく、同様の構成の
バス接続システムに適用可能なことはいうまでもない。
構成に限定されずディジチェーン接続のバス構成にも適
用することができる。また、ＳＣＳＩ規格の装置例をあ
げたが、これに限定されるものではなく、同様の構成の
バス接続システムに適用可能なことはいうまでもない。
【００２２】
【発明の効果】以上説明したように、本発明は、リセッ
ト信号線を含む制御線およびデータ線からなる共用バス
に複数の処理装置を接続し、いずれかひとつの処理装置
がリセット信号をアサートすることで他の処理装置がリ
セットされるバス接続システムにおいて、共通バスにリ
セット信号を送出し、障害の発生した処理装置の機能を
使わずに障害の発生した処理装置のみをリセットするこ
とができる。
ト信号線を含む制御線およびデータ線からなる共用バス
に複数の処理装置を接続し、いずれかひとつの処理装置
がリセット信号をアサートすることで他の処理装置がリ
セットされるバス接続システムにおいて、共通バスにリ
セット信号を送出し、障害の発生した処理装置の機能を
使わずに障害の発生した処理装置のみをリセットするこ
とができる。
【図１】本発明の一実施例を示すシステム構成図であ
る。
る。
【図２】イニシエータおよびターゲットの内部回路の詳
細構成図である。
細構成図である。
１０…リセット信号線、１１…制御線、１２…データ
線、１３…共用バス、１５…イニシエータ、１６、１７
…ターゲット、１５０、１６０…ＳＣＳＩ制御回路、１
５１、１６１…プロセッサ、１５２、１６２…リセット
制御回路、１６３…メモリ、１６５…リセット信号、１
６００…ＳＣＳＩドライバ・レシーバ、１６０１…ＳＣ
ＳＩ制御機構、１６２０…リセットイネーブル制御回
路、１６２１…リセット条件判別回路。
線、１３…共用バス、１５…イニシエータ、１６、１７
…ターゲット、１５０、１６０…ＳＣＳＩ制御回路、１
５１、１６１…プロセッサ、１５２、１６２…リセット
制御回路、１６３…メモリ、１６５…リセット信号、１
６００…ＳＣＳＩドライバ・レシーバ、１６０１…ＳＣ
ＳＩ制御機構、１６２０…リセットイネーブル制御回
路、１６２１…リセット条件判別回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉本 雅之 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 本城 博文 神奈川県秦野市堀山下１番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 西川 哲也 神奈川県秦野市堀山下１番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 伊勢 省二 神奈川県秦野市堀山下１番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 河村 秀典 神奈川県秦野市堀山下１番地 株式会社日 立コンピュータエレクトロニクス内
Claims (2)
- 【請求項１】リセット信号線を含む共用バスに複数の処
理装置を接続し、複数の処理装置のうちのいずれかひと
つの処理装置によるリセット信号のアサートに応じて他
の処理装置がリセットされるバス接続システムであっ
て、前記複数の処理装置の各々は、他の処理装置に対し
てリセットの抑止を指示するリセット抑止コマンドを発
行する手段と、前記リセット抑止コマンドを受けるとリ
セット信号の入力を閉塞するリセット抑止手段とを有す
ることを特徴とするバス接続システム。 - 【請求項２】障害の発生した処理装置にリセットをかけ
る場合、正常に動作している他の処理装置にあらかじめ
前記リセット抑止コマンドによりリセット抑止を指示を
しておき、正常な処理装置が前記リセット信号の入力を
閉塞した後、共通のリセット信号を前記リセット信号線
にアサートすることで前記障害発生処理装置にのみリセ
ットをかけることを特徴とする請求項１記載のバス接続
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8134689A JPH09319467A (ja) | 1996-05-29 | 1996-05-29 | バス接続システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8134689A JPH09319467A (ja) | 1996-05-29 | 1996-05-29 | バス接続システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09319467A true JPH09319467A (ja) | 1997-12-12 |
Family
ID=15134287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8134689A Pending JPH09319467A (ja) | 1996-05-29 | 1996-05-29 | バス接続システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09319467A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007009394A1 (fr) * | 2005-07-21 | 2007-01-25 | Huawei Technologies Co., Ltd. | Méthode de réinitialisation d’un dispositif de communication en cascade |
| WO2010089810A1 (ja) * | 2009-02-04 | 2010-08-12 | パナソニック株式会社 | リセット制御回路、機器制御装置、制御システム |
| JP2010231340A (ja) * | 2009-03-26 | 2010-10-14 | Hitachi Ltd | 計算機およびその障害処理方法 |
| US7861115B2 (en) | 2007-06-25 | 2010-12-28 | Hitachi Industrial Equipment Systems Co., Ltd. | Multi-component system |
| EP3503467A1 (en) * | 2017-12-21 | 2019-06-26 | Canon Kabushiki Kaisha | Method and device for resetting at least one processing device |
-
1996
- 1996-05-29 JP JP8134689A patent/JPH09319467A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007009394A1 (fr) * | 2005-07-21 | 2007-01-25 | Huawei Technologies Co., Ltd. | Méthode de réinitialisation d’un dispositif de communication en cascade |
| EP1833271A1 (en) * | 2005-07-21 | 2007-09-12 | Huawei Technologies Co., Ltd. | A method for cascade communication device resetting |
| EP1833271A4 (en) * | 2005-07-21 | 2008-02-27 | Huawei Tech Co Ltd | METHOD FOR RESETTING A CASCADE COMMUNICATION DEVICE |
| CN100396127C (zh) * | 2005-07-21 | 2008-06-18 | 上海华为技术有限公司 | 一种射频拉远模块复位的方法及系统 |
| US7861115B2 (en) | 2007-06-25 | 2010-12-28 | Hitachi Industrial Equipment Systems Co., Ltd. | Multi-component system |
| WO2010089810A1 (ja) * | 2009-02-04 | 2010-08-12 | パナソニック株式会社 | リセット制御回路、機器制御装置、制御システム |
| JP2010231340A (ja) * | 2009-03-26 | 2010-10-14 | Hitachi Ltd | 計算機およびその障害処理方法 |
| EP3503467A1 (en) * | 2017-12-21 | 2019-06-26 | Canon Kabushiki Kaisha | Method and device for resetting at least one processing device |
| GB2569792A (en) * | 2017-12-21 | 2019-07-03 | Canon Kk | Method and device for resetting at least one processing device |
| GB2569792B (en) * | 2017-12-21 | 2020-04-08 | Canon Kk | Method and device for resetting at least one processing device |
| US10873472B2 (en) | 2017-12-21 | 2020-12-22 | Canon Kabushiki Kaisha | Method and device for resetting at least one processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1108540A (en) | Process back-up system | |
| JPH09319467A (ja) | バス接続システム | |
| US5867676A (en) | Reset circuit for a peripheral component interconnect bus | |
| JPS62105594A (ja) | 複数機器グル−プ制御システム | |
| US5500946A (en) | Integrated dual bus controller | |
| JP2590721B2 (ja) | バス状態監視機能付バスイネーブル制御回路 | |
| US5896514A (en) | Logic implementation of control signals for on-silicon multi-master data transfer bus | |
| KR0158940B1 (ko) | 백플레인보드를 이용한 다중 이더넷 버스 중재 처리 시스템 | |
| JPH0795282B2 (ja) | ２重化マイクロプロセッサの自動切換装置 | |
| WO1999041674A1 (en) | An integrated circuit | |
| JP2531302B2 (ja) | 二重化切替方式 | |
| JPH05204878A (ja) | インタフェース制御システム | |
| JPS62248006A (ja) | 数値制御装置 | |
| JP3405677B2 (ja) | システム制御装置の二重化機構 | |
| JPH02219166A (ja) | マルチマイクロプロセッサシステム | |
| JPH1185537A (ja) | データ処理装置 | |
| JPH1185306A (ja) | クロック切換え回路 | |
| JPH09244991A (ja) | 分散型バスアービタ装置およびバス調停方法 | |
| JPH0385660A (ja) | 入出力制御システム | |
| JPH0469759A (ja) | 装置選択信号のバイパス制御方式 | |
| JPH04167043A (ja) | 携帯型電子機器 | |
| JPH0341547A (ja) | マルチプロセッサ構成方式 | |
| JPH04372539A (ja) | 端末機の電源断制御装置 | |
| JPH05250224A (ja) | 監視制御方式 | |
| JPH04280354A (ja) | データ転送機構 |