JPS63251245A - プリンタ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ホストコンピュータ等のデータ処理装置から
送られるデータを印字するプリンタの制御装置に関する
。

（従来の技術） 一般に、ホストコンピュータ等がプリンタに送るデータ
は、実際の印字パターンを示す印字データと、印字方法
やプリントエンジンのモードを制御する制御データより
なる。プリンタの制御装置（以下、単にコントローラと
記す）は、このデータを処理して、実際に印字すべきド
ツトイメージに変換し、印字を行うプリントエンジンに
供給する。

従来からプリントコントローラでは、ホストコンピュー
タなどの人力と、プリントエンジン部との出力処理の同
期をとるため、内部データフローはファーストイン・フ
ァーストアウト（ＦＩＦＯ）構成のバッファを用いてい
た。

プリントコントローラは、入力データをバッフ；ヘ一時
記憶し、その後、順次、データ人力と非同期にパケット
処理を行い、Ｆ’ｌＦＯに記憶する。

主な処理内容としては、プロトコル解析、印字データの
仮編集、仮編集結果のビットマツプメモリへの描画が容
易なパケット（中間コード）への変換、中間コードのメ
モリへの記憶がある。印字データの仮編集とは、プロト
コルの解析結果にしたがって、送られてきた印字データ
毎に一印字位置の決定をさす。そのため、印字データを
表わす中間コードは、印字データのパターンコード、ビ
ットマツプへの描画アドレスなどが含まれる。出力の際
は、中間コードをビットイメージに変換し、ビットマっ
プメモリに描画する。

（発明が解決しようとする問題点） 従来のプリントコントローラでは、１つのＣＰＵで構成
したものや、共通ＲＡＭにて接続したマルチＣＰＵ構成
のものがあった。しかし、１つのＣＰＵを用い、内部メ
モリにリングバッファを構成し、ソフト処理でファース
トイン・ファースト′　　アウト（ＦＩＦＯ）メモリを
構成したものでは、リングバッファなどの制御に時間が
かかり、高速化が困難であった。また、マルチＣＰＵ構
成で共通ＲＡＭを時分割で共有するものでは、データア
クセスのためには、時分割クロックに同期しなければな
らないため、高速大容量転送ができなかった。

本発明の目的は、データ処理の効率の高いプリンタ制御
装置を提供することである。

（問題点を解決するための手段） 本発明に係るプリンタ制御装置は、入力データを中間デ
ータに変換する第１情報処理手段と、変換された中間デ
ータを記憶するファーストイン・ファーストアウト記憶
手段と、ファーストイン・ファーストアウト記憶手段か
ら中間データを読み出しビットイメージに変換する第２
情報処理手段とを備え、上記のファーストイン・ファー
ストアウト記憶手段が、所定のビット長のデータをアク
セス可能な記憶装置と、記憶装置にデータを書き込む入
力手段と、記憶装置へのデータの書き込みシーケンスに
同期して更新される書き込みアドレスを記憶する第１計
数手段と、記憶装置からデータを読み出す出力手段と、
記憶装置からの読み出しシーケンスに同期して更新され
る読み出しアドレスを記憶する第２計数手段と、所定の
データ長の書き込みシーケンスに同期して加算され、前
記所定のデータ長の読み出しシーケンスに同期して減算
され、データの数を所定のデータ長の単位で計数する第
３計数手段とからなる。

（作　用） 第１情報処理手段と第２情報処理手段との間にハードウ
ェア構成によるＦＩＦＯ記憶手段を介在させた。したが
って、画情報処理手段は、相互に独立に動作できるよう
になった。このため、無駄な待ち時間がヘリ、データ処
理の効率が高くなる。

（実施外） 以下、添付の図面を参照して本発明の詳細な説明する。

（ａ）電子写真プリンタの構成 まず、プリンタおよびコントローラの概略構成について
説明する。

第２図は、本発明の実施例であるグラフィック描画の可
能なプリンタ・システムｌＯによる処理システムの構成
である。

汎用のデータ処理装置１からのデータは、データ処理装
置１のスループットを改善するため、外部のファイルバ
ッファ２に一旦格納された後、プリンタ・システムｌＯ
に出力される。

プリンタ・システム１０は、ビットマツプ方式のデータ
処理装置（ＢＭＵ）３と、電子写真プロセスとレーザー
を用いたプリントエンジン４と、外部給紙ユニット５や
ソータ６等の付属装置よりなる。

第３図は、プリンタ・システム１０の外観を示す。プリ
ントエンジン４は、上記ビットマツプ方式データ処理装
置３を内蔵しており、アクセサリとして外部給紙ユニッ
ト５と、ソータ６が接続可能である。また、プリントエ
ンジン４の上部前面には、システムの状態を示す表示や
簡単な操作を行うためのキーが並べられた操作パネル４
４が装着されている。

第４図は、操作パネル４４の詳細を示すものである。こ
こに、９０１〜９０３が人カキ−であり、９１０〜９１
８が表示素子である。キー９０１は、プリント動作を一
時停止させるためのＰＡＵＳＥキーである。キー９０３
は、ＴＥＳＴプリントを起動するためのＴＥＳＴキーで
ある。キー９０３はシフトキーで、あり、キー９０２と
同時に押すことにより、プリントを中断するＣＡＮＣＥ
Ｌキーとなる。キー９０２，９０３を同時に押して中断
が機能するようにしたのは、不用意な操作による中断を
防止するためである。

第５図は、プリンタ・システムＩＯの概略ブロック図で
ある。

ビットマツプ方式データ処理袋Ｒ３は、ビットマツプ制
御部（Ｂ〜ＩＣ）３０、ビットマツプ用のビットマツプ
ＲＡＭ（ＢＭ−ＲＡＭ）３２、このＢＭ−ＲＡＭ３２に
描画を行うビットマツプ書込部（ＢＭＷ）３１およびフ
ォント部３３よりなる。プリントエンジン４との接続は
、制御データ（枚数、アクセサリ−制御など）用のバス
Ｂ３とイメージデータ用のバスＢ４により行う。プリン
トエンジン４は、３つのコントローラを中心に構成され
る。

まず、インターフェイス制御部（ＩＦＣ）４０はビット
マツプ制御部３０からの制御データの処理、操作パネル
制御、および内部バスＢ５を通じてプリントエンジン４
全体のタイミングの制御を行う。

電子写真制御部４１は、内部バスＢ５を通じてインター
フェイス制御部４０から送られるデータに応じて、電子
写真プロセス部４５の制御を行う。

プリントヘッド制御部（ＰＨＣ）４２は、内部バスＢ４
を通じてビットマツプ書込部３１から送られてくるイメ
ージデータを書き込むため、内部バスＢ５を通じてイン
ターフェイス制御部４ｏがら送られてくる情報に従って
プリントヘッド部４３の半導体レーザーの発光やポリゴ
ン・モータの回転を制御する。

また、外部給紙ユニット５やソータ６も、内部バスＢ５
を通じて、インターフェイス制御部４０から制御される
。

以上に説明したプリンタ・システム１０は、ビットマツ
プ方式のレーザープリンタである。データ処理装置ｌか
ら送られてくる印字データ（はとんどはコードで表わさ
れる）は、ビットマツプ方式処理装置３のＢＭ−ＲＡＭ
３２上に実際の印字イメージとして展開され、プリント
エンジン４に出力される。プリントエンジン４では、ビ
ットマツプ方式データ処理装置３からのデータに応じて
レーザー光を変調して感光体上に記録し、さらに記録紙
に転写する。

データ処理装置１から送られてくるデータには、印字デ
ータの他に、書式の制御やエンジンのモード設定を行う
コードも含まれる。

ビットマツプ方式データ処理装置３では、印字データの
他にこれらのプロトコルの解析も行い、書式の制御や必
要に応じてプリントエンジン４への通紙やオプションの
モード変更等の指示を出す。

プリントエンジン４では、上記の記録制御の他に、それ
に伴う電子写真系の制御、記録紙のタイミング制御、さ
らに、他のオプションへの通紙に同期した処理を行う。

プリントエンジン４の制御は、走査系を除いて、電子写
真複写機と同様である。

（ｂ）ビットマツプ制御部 フォントの実際の描画はビットマツプ書込部３１で行わ
れるが、ビットマツプ書込部３１への情報としては、フ
ォントのパターン内蔵アドレスや、ＢＭ−ＲＡＭ３２へ
の描画アドレス等のパラメータを計算する必要がある。

これには所定の時間がかかる。そこで、ビットマツプ制
御部３０において、ＢＭ−ＲＡＭ３２のデータをプリン
ト中に、次のページのデータを前処理して中間コードに
しておくことにより、処理の高速化を計る。

第６図はビットマツプ制御部３ｏのブロック図を示す。

本出願人が開示したプリンタ制御装置（特願昭６１−１
６５７５４号）においては、ビットマップ制御部３０は
、一つのＣＰＵで制御されていた。本実施例では、デー
タ解析用と印字制御用の２つの情報処理部３２０，３３
０を用い、両者を中間コード記憶用のＰ−ＲＡＭ３０５
で接続した。このように従来一つのＣＰＵで管理してい
た処理を２つの情報処理部３２０，３３０に分けること
によって、画情報処理部３２０，３３０は非同期に情報
処理が可能となり、どちらかの処理の遅れによるデータ
の流れの滞りを減少することができる。つまり、データ
のスループットが向上し、プリント速度の高速化に対応
できるようになる。

第１情報制御部３２０では、データ処理装置インターフ
ェイス３０８からのデータをＲ−バッファ３０４へ一時
記憶し、その後、順次、データ入力と非同期にパケット
処理を行ってゆく。主な処理内容としては、プロトコル
解析、印字データの仮編集、仮編集結果のＢＭ−ＲＡＭ
３２への描画が容易な中間コードへの変換、中間コード
のＰ−ＲＡＭ３０５への記憶がある。印字データの仮編
集とは、プロトコルの解析結果にしたがって送られてき
た印字データ毎の印字位置の決定をさす。そのため、印
字データを表わす中間コードは、印字データのパターン
コード、ビットマツプへの描画アドレスなどが含まれる
。

Ｐ−ＲＡＭ３０５は、従来の方法では、ＣＰＵによりア
クセスされるメモリを用いていたが、本実施例では、ハ
ードウェア構成のＦＩＦＯ（ファースト・イン・ファー
スト・アウト）メモリ（以下、Ｐ−ＲＡＭをＦＩＦＯと
称す）３０５を用いる。

これはＣＰＵによる記憶アドレスの管理といった処理を
省略して、スループットを向上させるためである。ＦＩ
ＦＯ３０５には、変換された中間コードが、空いたメモ
リスペースに順次書き込まれ、一方、ＢＭ−ＲＡＭ３２
ｆ７）描画の際は、ＰＩＦ’０３０５に記憶された順に
順次読み出される。書き込みと読み出しは、ソフトウェ
アによらないので、画情報処理部３２０，３３０のソフ
ト処理に負担とならない。

一方、第２情報制御部３３０では、ＰＩＦｏ３Ｏ５に書
き込まれた中間コードを順次読み出し、処理を行う。処
理内容は、中間コードに応じたプリントエンジン部４の
制御コマンドをプリントエンジンインターフェイス３０
７に出力し、プリントエンジン制御の中間コード以外を
ビットマツプ書込部インターフェイス３０６に出力し、
ビットマツプメモリ３２への画像の描画またはプリント
の起動を行う。

このような形態にすることによって、各情報処理部３２
０，３３０は、入力されたデータをそのまま処理するだ
けで良く、処理の流れを変える必要がなくなるのでスル
ープットが向上し、処理の高速化が期待できる。

第７図は、第１、第２情報処理部３２０（３３０）各々
のハードウェア構成例を示す。３２１（３３１）は処理
を行うＣＰＵであり、３２２（３３２）はＣＰＵのプロ
グラムが書き込まれたシステムＲＯＭであり、３２３（
３３３）はｃｐｕの作業用記憶エリアとして用いられる
システムＲＡＭである。

また、タイマ３２４（３３４）は、ＣＰＵ３２１（３３
１）がタイミング管理を可能とするためのものである。

第８図のタイムチャートの一例に示すように、いま３ペ
ージのデータ（コード）がデータ処理装置１から順次送
られてくると、第１ページから順次Ｒ−バッファ３０４
に格納される。第１情報処理部３２０は、Ｒ−バッファ
３０４のデータを順次処理し、中間コードに変換して、
Ｐ　Ｉ　Ｆ’０３０５に格納する（この処理をパケット
処理という）。ＢＭ−ＲＡＭ３２には、データが書き込
まれていないので、第２情報処理部３３０は、Ｆ　Ｉ　
ＦＯ３０５のデータを読み出し、ビットイメージに変換
し、ビットマツプ書込部３１に送る。一般に中間コード
への変換の方が時間を要するので、この処理は、ＰＩＦ
Ｏ３０５からの入力信号待ちなどにより断続的に行われ
る。ビットマツプ書込部３１は、ビットイメージデータ
をＢＭ−ＲＡＭ３２に描画する。

ＢＭ−ＲＡＭ３２への描画とプリントはページ単位で行
う。１ペ一ジ分の描画が終わると、直ちにプリンタにお
いて第１ページのプリントが行われ画情報処理部３２０
，３３０は、間にＰＩＦＯ３０５を介在させているので
、ＰＩＦＯ３０５に記憶の余地がある限り、互いに独立
に処理を行える。したがって、第１情報処理部３２０で
は、第１ページのパケット処理が終わると、直ちに第２
ページの処理をはじめる。第２情報処理部３３０は、第
１ページのプリントが終わると、直ちにＦＩ　ＦＯ３０
５から中間コードを読み出して、第２ページのビットイ
メージのＢＭ−４ＡＭ３２への描画をはじめる。第１ペ
ージのプリントの間に第２ページのパケット処理がかな
り進んでいるので、第２ページの描画は連続的に行える
。第３ページのデータも同様に処理される。

したがって、第１ページのＢＭ−ＲＡＭ３２への描画が
断続的に行われることを除いて、画情報処理部３２０，
３３０のパケット処理と描画はそれぞれ連続的に行われ
、処理が無駄なく進行する。

なお、従来の一つの情報処理部でパケット処理と描画処
理の２つのルーチンを行う場合は、第９図のタイムチャ
ートのように処理が進む。画処理ルーチンは１つのＣＰ
Ｕの下で時分割で動作するので、プリントが行われてい
るときおよびパケット処理が終わった後を除いて、処理
は断続的に行われることになる。したがって、処理速度
が低下するのである。

（ｃ）イメージエリア 次にイメージエリアの考え方について説明する。

第１０図は一例を示す。全エリアＡＩで示される部分が
、ペーパーのサイズに相当する部分で、ＢＭ−ＲＡＭ内
に設定されているエリアに相当する。マージンエリアＡ
２は実際にペーパーにプリントを行う際の余白部分であ
り印字データの描画が行われるのは、残ったイメージエ
リアＡ３の部分である。

印字の開始は、イメージエリアＡ３の左上から行われ、
文字は印字方向ＡＩＯにしたがって順次印字される。途
中、改行コードが入力された場合、改行方向Ａｌｌに改
行幅ＡＩ２だけ次の印字位置が移動する。また、復行コ
ードが入力されると、イメージエリア左端、復行位置Ａ
１３に次の印字位置が移動する。

（ｄ）印字データの処理と出力 第１１図は、ビットマツプ書込部３１の詳細ブロック図
を示す。ビットマツプ書込部３１の機能は大別して、Ｂ
Ｍ−ＲＡＭ３２への描画機能と、プリントの際にＢＭ−
ＲＡＭ３２のデータをプリントエンジン４へ出力する機
能とに分かれる。

ＢＭ−ＲＡＭ３２への描画の機能は、さらに２つに分け
られ、グラフィックイメージ書込部３１６により行われ
る線や円の描画と、フォントイメージ書込部３１Ｉによ
り行われるフォント描画とからなる。両方ともビットマ
ツプ制御部インターフェイス３１７を通じてビットマツ
プ制御部３０から送られるパケットで動作するロジック
部であるが、グラフィックイメージ書込部３１６の殆ん
どの処理は、パケット内のパラメータを解析してＢＭ−
４ＡＭ３２に描画するのに対して、フォントイメージ書
込部３１１の殆んどの処理は、ＦＩＦＯ３０５内のデー
タにしたがってフォント部インターフェイス３１４を通
じてフォント部３３から読み込んだフォントイメージを
ＢＭ−ＲＡＭ３２に描画する。

一方、プリントの際のデータ出力の機能は、プリントヘ
ッド制御部インターフェイス３１５により行われる。す
なわち、ビットマツプ制御部３０からインターフェイス
３１７を介して送られてくるプリント開始コードを受は
取ると、プリントエンジン４のプリントヘッド制御部４
２（第５図参照）からバスＢ４を通じて送られてくる同
期信号にしたがって、ＢＭ−ＲＡＭ３２のデータをプリ
ントヘッド制御部４２に出力する。

（ｅ）ＦＩＦＯ 第１図は、Ｐ　Ｉ　ＦＯ３０５の一例を示す。

Ｆ　Ｉ　ＦＯ３０５は、ＲＡＭ３０５１を中心にＲＡＭ
や第１情報処理部３２０、第２情報処理部３３０とのタ
イミング等を制御する周辺回路よりなる。Ｆ’１ＦＯ３
０５に記憶されるデータは、パケットと呼ばれる単位で
処理され、さらに、！パケットは５ワード（ｌワード、
１６ビツト）で構成される。ＲＡＭ３０５１には、１ワ
一ド単位でリード／ライトされ、３０５２〜３０５５の
回路により制御される。パケット単位の制御は、３０５
６〜３０５８の回路で行われる。

本実施例の特徴であるパケットの制御は、パケットカウ
ンタ（本実施例では、１４ビツトのアップ／ダウンカウ
ンタ）３０５６を基に行われる。バケットカウンタ３０
５６は、第１情報処理部３２０が１パケツトを信号線３
１０１を介してｒｔＡＭ３０５１に出力した後、信号線
３１０８を介するパケットライトパルスでインクリメン
トされる。

このカウント値は、フルチェック回路３０５７でチェッ
クされ、所定のカウント（本実施例では１３１０７パケ
ツト）に達すると、ＦＩＦＯフル信号が、信号線３１１
０を介して第１情報処理部３２０に出力される。一方、
ＲＡＭ３０５１上のパケットの有無は、エンプティチェ
ック回路３０５８で行われ、バケットカウンタ３０５６
が０のときは、ＦＩＦＯエンプティ信号が信号線３１１
１を介して第２情報処理部３３０に出力される。第２情
報処理部３３０では、この信号によりパケットの存在を
検出すると、信号線３１０９を介してバケットカウンタ
３０５６にパケットを取り出し解析を行う。このとき、
パケットリードパルスを出力する。バケットカウンタ３
０５６では、このパルスによりデクリメントを行う。

ワード単位の制御では、パケットのカウントは独立に２
つのカウンタ３０５４，３０５５で行われる。まず、ラ
イトアドレスカウンタ（本実施例では１６ビツトカウン
タ）３０５４は、第１情報処理部３２０からＲＡＭ３０
５１へのワードデータ書込みアドレスを示すもので、−
ワード書込み後、信号線３１０５を介するデータライト
パルスによりカウントされる。また、リードアドレスカ
ウンタ３０５５は、第２情報処理部３３０へのＲＡＭ３
０５１からのワードデータ書込みアドレスを示すもので
、−ワード読込み後、信号線３１０６を介するデータリ
ードパルスによりカウントされる。ライトアドレスカウ
ンタ３０５４とリードアドレスカウンタ３０５５は、ア
ップカウントでもダウンカウントでも両方が同じ方式で
あれば良い。メモリタイミングコントロール回路３０５
２は、信号線３１０５を介するデータライトパルスや、
信号線３１０６を介するデータリードパルスにより起動
され、アドレスセレクタ３０５３を切り替えたり、リー
ドとライトが同時に発生した場合、各情報処理部にウェ
イトをかけるため、信号線３１０３．３１０４を介して
ライトエンド、リードエンドのタイミングを調整する機
能を有する。

なお、３つのカウンタ３０５４，３０５５．３０５６は
、電源投入時にハード的にクリアされ、ＦＩＦＯとして
のクリアが行われる。

（ｆ）ビットマツプ制御のフロー これより、フローチャートを参照しながら、本システム
の動作説明を行う。

本システムのフローチャートは、第１情報処理部３２０
と第２情報処理部３３０の２つのメインルーチンに分か
れていて、各ルーチンは非同期で動作する。

＜ｒ−１＞第１情報処理部のフロー 第１２図〜第１７図は、ビットマツプ制御ｓ３０の第１
情報処理部３２０の処理を示すフローチャートである。

第１２図において、まず、電源か投入されると（ステッ
プ＃１１以下ステップを略する。）、内部の初期化を行
った後（＃２）、データ処理装置１からの受信データを
記憶するＲ−バッファ３０４のクリアを行う（＃３）。

制御フラグの初期化を行う（＃４）。具体的には、受信
データ処理ルーチンで仮イメージ編集中であることを示
すＬＰＷＲＩＴＥをクリアする。Ｆ　Ｉ　ＦＯ３０５は
、電源投入時にハード的にクリアされる。そして、中間
コード作成の準備としてフォント部３３より、印字デー
タのフォントフォーマット決定のためにフォントの属性
を読み込む（＃５）。

以下余白 これらの阜備動作完了後、主ループに入る（＃６〜＃８
）。主ループでの処理は受信データの解析と中間コード
への変換である。データの流れは次のようになる。まず
、外部データ処理装置からのデータは、主ループとは非
同期にデータ処理インターフェイス３０８からの要求で
起動される受信割込みルーチン（第１７図）により、Ｒ
−バッファ３０４に蓄えられる。この受信データは、中
間コード用メモリＦＩＦ０３０５に空きがあるとき（＃
６でＮｏ）、Ｒ−バッファ３０４にデータがあるとき（
＃７）、受信データ処理ルーチン（＃８、第１３図）に
より中間コードに変換され、ＰＩＦＯ３０５に蓄えられ
る。

つまり、第２情報処理部３３０に対しては、ＰＩＦＯ３
０５を介して中間コードの形式でデータ処理を受は渡す
。この中間コードはフォントパターンのセレクトやフォ
ントサイズに応じたパターンのＢＭ−ＲＡＭ３２への描
画アドレスの計算値が含まれていて、仮想的に仮編集さ
れたものと言える。また、初期化のとき、フォント属性
を読み込んでおくのは、第２情報処理部３３０での文字
の描画とも非同期に仮編集を行うためである。

第１３図は、受信データ処理（＃８）のフローを示す。

受信データは、次の４つに分類される。

ＩＦＧ関連コード（プリントエンジン関連コード） ＪＯＢ制御コード（ＪＯＢＳ　ＴＡＲＴ、　ＰＡＧＥ　
ＥＪＥＣＴ）書式制御コード 印字データ（文字コード、グラフィックコード）データ
処理装置ｌから送られるデータは、通信の効率を上げる
ため、後に述べる受信割込み処理により、受信バッファ
であるＲ−バッファ３０４に一度蓄えられている。まず
、Ｒ−バッファ３０４からデータを読み出しく＃３１）
、コードの種類・を判定する。まず、印字データの場合
は（＃３２゜＃３５．＃３７．＃３９．＃４１でいずれ
もＮＯ）、仮イメージ編集中（ＬＰＷＲＩＴＥ＝　１）
として（＃６１、＃６２）、対応するフォーマットの中
間コードに変換してＦ　Ｉ　ＦＯ３０５に出力する。す
なわち、文字コードの場合は（＃６３）、フォント・イ
メージ書込部３１１へのフォーマットと同じであり、フ
ォント・パターンのアドレス（＃６４）、イメージ・エ
リア上の印字位置に対応するＢＭ−ＲＡＭ３２への書込
みアドレス（＃６５）、書込みモード（＃６６）、より
なるグラフィックコードの場合（＃６８）、グラフィッ
クイメージ書込部３１６へのコマンドと同一のフォーマ
ットで出力される（＃６９）。このとき、文字コードの
場合は、次の文字印字位置を更新しておく（＃６７）。

ＩＦＣ関連コード（＃３２）は、インターフェイス制御
部４０に出力するものであるが、印字データとの同期を
とるため、印字データとは形式の異なるファンクション
タイプの中間コードとしてＦＩＦＯ３０５へ出力してお
く（＃３３）。

ＪＯＢ制御コードには、ページの区切りに用いるＰＡＧ
Ｅ　　ＥＪＥＣＴコードと、ＪＯＢ　（ページ群）の区
切りに用いるＪＯＢ　　５ＴＡＲＴの２つがあり（＃３
５．＃３７）、ＩＦＣ関連コードと同様に、ＦＩＦＯ３
０５に出力する（＃３６．＃３８）。

書式制御コード（＃３９）は、印字の書式の変更を行う
ものである（＃４０．第１５図参照）。

同一イメージのコピ一枚数を指定するコードであれば（
＃４１）、印字データとの同期をとるためＦ　Ｉ　ＦＯ
３０５に対応するファンクションを出力する（＃４２）
。

第１４図はＰＡＧＥ　　ＥＪＥＣＴ処理（９３８）のフ
ローを示したものである。このＰＡＧＥ　ＥＪＥＣＴ処
理は、Ｐ　Ｉ　ＦＯ３０５上へ中間コードとして仮編集
するときの仮想的な処理であり、中間データ処理（第１
９図）で実際にペーパーの排出を行うものとは異なる。

ＰＡＧＥ　　ＥＪＥＣＴの処理は、仮イメージ編集中（
＃８１）のときに行う。

まず、ＦＩＦＯ３０５へＰＡＧＥ　ＥＪＥＣＴを示す中
間コードを出力する（＃８２）。ここで、実際の排紙動
作は第２情報処理部３３０がこの中間コードを受は取っ
た時に行われる。その後、次のページの編集に備えて、
次の印字位置を先頭に戻す（＃８３）。そして、ＬＰＷ
ＲＩＴＥを０にする（＃８４）。これらの一連の動作は
仮イメージ編集を示すＬＰＷＲＩＴＥフラグによって判
別され（＃８１）、空ページ出力を防ぐ。

第１５図は、書式制御コードの処理シーケンス（＃４０
）を示したフローである（第１０図参照）。

復行コードの場合は（＃１０１）、次の印字位置を左端
へ移動しく＃１０２）、改行コードの場合（＃１０３）
、次の印字位置を１行下へ移動する（＃１０４　）。ま
た、ランダム指定のとき（＃１０５）はオフセット値を
加算した後に、次の印字位置を更新する（＃１０６）。

第１６図は、第１情報処理部３２０のパケットへの出力
ルーチン（＃３３）である。Ｆ　Ｉ　ＦＯ３０５へ５ワ
ード（ｌパケット分）出力した後（＃１８１）、パケッ
トライトパルスをＰ　Ｉ　Ｆ’０３０５に出力する（＃
１８２）。

第１７図は、受信割込みのフローを示す。データ処理装
置ｌより割込みをうけると（＃１２１）、データ処理装
置インターフェイス３０８よりデータを読み込み（＃１
２２）、Ｒ−バッファ３０４へそのデータを書き込む（
＃１２３）。

＜ｆ−２＞第２情報処理部のフロー 第１８図〜第２０図は、第２情報処理部３３０の処理を
示すフローチャートである。

第１８図において、準備動作は第１情報処理部３２０と
同様の処理を行う。まず、電源が投入されると（＃２０
０）、内部の初期化を行い（＃２０１）、ＢＭ−ＲＡＭ
３２のイメージエリアをクリアしく＃２０２）、制御フ
ラグを初期化する（＃２０３）。具体的には、プリント
状態を示すＪＯＢＡＣＴフラグをクリアし、ＢＭ−ＲＡ
Ｍへの描画状態を示すＢＭ−ＷＲＩＴＥフラグをクリア
し、同一枚数のコピ一枚数を示すＣ０ＰＹフラグを１に
セットし、同一枚数のコピ一枚数を計数するＣＣ０ＵＮ
Ｔを１にセットする。この後、主ループに入るが、主ル
ープの行う処理は、中間コードの解析とＢＭ−ＲＡＭへ
の描画（＃２３１〜＃２３３）およびプリント・シーケ
ンス制御（＃２１２〜＃２１９）である。

データの流れは次のようになる。まず、排紙条件フラグ
であるＪＯＢＡＣＴが１のときは（＃２１１）、プリン
ト・シーケンス（１２１２〜＃２１９）に入る。また、
ＪＯＢＡＣＴが１でないときは、Ｆ　Ｉ　ＦＯ３０５か
ら中間コードが有することをチェックして（＃２３１）
、中間コード処理が行われる。

ＦＩＦＯ３０５に蓄えられた中間データの処理フロー（
＃２３３）を第１９図に示す。ここでは、主にＰＩＦＯ
３０５より取り出した中間コード（＃２５１）に応じた
ＢＭ−ＲＡＭ３２への描画と、プリント・エンジン部４
へのコマンド出力などのシーケンス制御も行う。

まず、印字データの場合（＃　２５２でＹＥＳ）は、中
間コードをフォントイメージ書込部３１１へ（＃２５３
）、グラフィックデータの場合（＃　２５４でＹＥＳ）
は、グラフィックイメージ書込部３１６へ出力（＃２５
５）する。

もし、初めてのデータを書込む場合（ＢＭ−ＷＲＩＴＥ
フラグ＝Ｏ）（＃２５６）、ＢＭ−ＷＲＩＴＥフラグを
１とする（＃２５７）。プリントエンジン４に対して給
紙等の準備を先行させるためのヘーパーの先出しコマン
ドＰＦＣＭＤをインターフェイス制御部４０に出力する
（＃２５Ｂ）。これによりビットマツプ方式データ処理
装置３のプリント準備が終了すれば、感光体へのレーザ
ー露光が直ちに可能となり、給紙時間に相当してスルー
ブツトが向上する。

ＩＦＣ関連コード（＃２６１）や、ＪＯＢ　　５ＴＡＲ
Ｔコード（＃２６２）は、インターフェイス制御部４０
へ出力される（＃２６３）。

ＦＩＦＯ３０５からビットマツプ書込部３１への出力は
、中間コードのデータのある限り順次行われてゆ（が（
＃２１４〜＃２１６）、ＰＡＧＥＥＪＥＣＴコードを検
出すると（＃２７１でＹＥＳ）、１ペ一ジ分の信号変換
が終了したのでプリント動作に入る。まず、ＢＭ−ＲＡ
Ｍ３２への書込みを禁止するためＪＯＢＡＣＴフラグを
セットし、マルチプリント枚数を更新し、ＢＭ−ＲＡＭ
３２の更新を禁止しく＃２７２）、プリントヘッド制御
部インターフェイス３１５をプリント可能状態にし（＃
２７３）、インターフェイス制御部４０にプリントコマ
ンドＰＲＮＣＭＤを出力する（＃２７４）。

コピ一枚数設定の場合は（＃２７５）、コピ一枚数Ｃ０
ＰＹを更新する（＃２７６）。これにより、プリントヘ
ッド制御部インターフェイス３１５では、プリントヘッ
ド制御部４２の制御部回路から送られてくるパルスに同
期して、ＢＭ−ＲＡＭ３２のデータをバスＢ４を通じて
出力する。

プリントが終了すると、メインルーチン（第１８図）に
戻り、まだＪＯＢＡＣＴフラグがセットされているため
（＃　２１１）、インターフェイス制御部４０からの露
光終了コマンドＥＸＰＥＮＤ待ちとなる（＃２１２）。

ＥＸＰＥＮＤを検出すると、同一イメージのコピー制御
を行う（＃２１３〜＃２２０）。まず、コピ一枚数カウ
ンタＣＣ０ＵＮＴを減算しく＃２１３）、所定枚数のコ
ピーが終了したかチェックする（＃２１４）。終了した
場合は、次のイメージの描画のためＢＭ−ＲＡＭ３２を
クリアしく＃２１５）、プリント状態解除のためＪＯＢ
ＡＣＴフラグをリセットしく＃２１Ｂ）、コピ一枚数カ
ウンタをＣＣ０ＵＮＴへ復帰しく＃２１７）、Ｉ３Ｍ−
ＲＡＭ３２への描画状態を示すＢＭ−ＷＲＩＴＥフラグ
のクリア（＃２１６）を行う。コピー未終了の場合は（
＃２１４）、再び、同一イメージでプリントを開始する
（＃２１９．＃２２０）。

第２０図は、第２情報処理部３３０によるＦＩＦＯ３０
５からの入力ルーチン（＃２５１）である。

Ｆ　Ｉ　ＦＯ３０５より５ワ一ド人力した後（＃２９１
）、パケットリードパルスをＦＩＦＯ３０５に出力する
（＃２９２）。

以下余白 （発明の効果） 印字データの前処理用と後処理用の２つの情報処理部の
間をハード構成によるＦＩＦＯ記憶手段で接続すること
により、大量のデータを印字する場合でも、内部データ
のバッファリングにソフト処理時間が不要となり、高速
化が可能になる。

共通ＲＡＭ方式に比べて、アドレスラインが不要である
ため、ＦＩＦＯのバッファ容量が増大しても、構成が複
雑にならない。

【図面の簡単な説明】

第１図は、ＦＩＦＯの回路図である。 第２図は、本発明の実施例に係る電子写真プリンタのシ
ステム構成図である。 第３図は、プリントシステムの斜視図である。 第４図は、操作パネルの図である。 第５図は、ビットマツプ方式データ処理装置とプリント
エンジンのブロック図である。 第６図は、ビットマツプ制御部のブロック図である。 第７図は、第１情報処理部と第２情報処理部のブロック
図である。 第８図と第９図は、それぞれ、本実施例と従来例のデー
タ処理のタイムチャートである。 第１０図は、イメージエリアの一例の図である。 第１１図は、ビットマツプ書込部のブロック図である。 第１２図〜第１７図は、第１情報処理部のフローチャー
トである。 第１８図〜第２０図は、第２情報処理部のフローチャー
トである。 ４・・・プリントエンジン、 ３０・・・ビットマツプ制御部、 ３１・・・ビットマツプ書込部、 ３２・・・ＢＭ−ＲＡＭ。 ３０５・・・ＦＩＦＯｌ ３２０・・・第１情報処理部、 ３３０・・・第２情報処理部、 ３０５１・・・ＲＡＭ。 ３１０５・・・ライトアドレスカウンタ、３１０６・・
・リードアドレスカウンタ、３０５６・・・バケットカ
ウンタ。 特　許　出　願　人　ミノルタカメラ株式会社代　理　
人　弁理士　青　山　　葆　ほか２名第１図 第４０ 第５図　　　　　　３ Ｌ　　　　　　　　、Ｊ ′＼を 第１０図 へ 第１１図 第１２図　　　　　　　　第１４図 第１５図

Claims (1)

【特許請求の範囲】
1. （１）入力データを中間データに変換する第１情報処理
   手段と、 変換された中間データを記憶するファーストイン・ファ
   ーストアウト記憶手段と、 ファーストイン・ファーストアウト記憶手段から中間デ
   ータを読み出しビットイメージに変換する第２情報処理
   手段とを備え、 上記のファーストイン・ファーストアウト記憶手段が、 所定のビット長のデータをアクセス可能な記憶装置と、 記憶装置にデータを書き込む入力手段と、 記憶装置へのデータの書き込みシーケンスに同期して更
   新される書き込みアドレスを記憶する第１計数手段と、 記憶装置からデータを読み出す出力手段と、記憶装置か
   らの読み出しシーケンスに同期して更新される読み出し
   アドレスを記憶する第２計数手段と、 所定のデータ長の書き込みシーケンスに同期して加算さ
   れ、前記所定のデータ長の読み出しシーケンスに同期し
   て減算され、データの数を所定のデータ長の単位で計数
   する第３計数手段とからなることを特徴とするプリンタ
   制御装置。