JPS63250214A - アナログスイツチ - Google Patents
アナログスイツチInfo
- Publication number
- JPS63250214A JPS63250214A JP8340687A JP8340687A JPS63250214A JP S63250214 A JPS63250214 A JP S63250214A JP 8340687 A JP8340687 A JP 8340687A JP 8340687 A JP8340687 A JP 8340687A JP S63250214 A JPS63250214 A JP S63250214A
- Authority
- JP
- Japan
- Prior art keywords
- condition
- output
- transistor
- shutting
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
くイ）産業上の利用分野
本発明はアナログスイッチ回路およびコンプリメンタリ
形プッシュプル増幅器を出力回路とする回路、例えば演
算増幅器の出力遮断回路に関するものである。
形プッシュプル増幅器を出力回路とする回路、例えば演
算増幅器の出力遮断回路に関するものである。
（ロ）従来の技術
従来技術としてプッシュプル増幅器の入力端子をトラン
ジスタスイッチを用いて短絡することによって入力信号
を遮断し、同時に出力トランジスタをＯＦＦにする方法
が公開特許公報 昭６１−７０８１３に提案されていた
。上記技術においては、遮断動作状態のとき入力インピ
ーダンスが極端に低くなるため、出力インピーダンスの
低い回路からの信号を入力すると、過大な入力電流が流
れる恐れがあり、入力信号の遮断が不完全になり動作が
不安定になるばかりか、遮断に用いてるミューティング
用トランジスタあるいは入力端子に接続されている前置
回路の破壊の危険性があった 。
ジスタスイッチを用いて短絡することによって入力信号
を遮断し、同時に出力トランジスタをＯＦＦにする方法
が公開特許公報 昭６１−７０８１３に提案されていた
。上記技術においては、遮断動作状態のとき入力インピ
ーダンスが極端に低くなるため、出力インピーダンスの
低い回路からの信号を入力すると、過大な入力電流が流
れる恐れがあり、入力信号の遮断が不完全になり動作が
不安定になるばかりか、遮断に用いてるミューティング
用トランジスタあるいは入力端子に接続されている前置
回路の破壊の危険性があった 。
（ハ）部属を解決するための手段
本発明は、コンプリメンタリ形プッシュプル増幅器の出
力トランジスタのバイアスをトランジスタスイッチによ
ってカットすることによって前記プッシュプル増幅器を
遮断状態にし、ダイオードの逆バイアス状態を利用して
入力インピーダンスを高インピーダンス状態にすること
によって、入力信号を３１！断するように構成したもの
である。
力トランジスタのバイアスをトランジスタスイッチによ
ってカットすることによって前記プッシュプル増幅器を
遮断状態にし、ダイオードの逆バイアス状態を利用して
入力インピーダンスを高インピーダンス状態にすること
によって、入力信号を３１！断するように構成したもの
である。
（ニ）実施例
以下に本発明の実施例の構成について図面とともに説明
する。第１１Ｎにおける出力トランジスタｌ、２におい
てコンプリメンタリ形プッシュプル増幅器を構成し、出
力トランジスタ】のベースと出力トランジスタ２のベー
ス間に出力ｌ−ランジスタ１のベース間がカソードにな
るように方向をそろえた２個のバイアス兼逆流防止用ダ
イオード３、・１を直列接続し、入力信号用の端子１】
分前記２個のダイオードの間の結合点に接続する。抵抗
器１４は出力トランジスタ１のベースと＋Ｖｃｃの点と
の間に接続し、抵抗器１５は出力トランジスタ２のベー
スと−Ｖｃｃの点との間に接続されている。 ｌ−ラン
ジスタスイッチ５のコレクタは出力トランジスタ２のベ
ースに接続され、同トランジスタスイッチのエミッタは
＋Ｖｃｃの点に、ベースは制御トランジスタ７のコレク
タに接続され同トランジスタのコレクタと＋−Ｖ ｃ
ｃの間には抵抗器１９が接続されている。さらに制御ト
ランジスタ７のエミッタは−ＶＣＣの点に接続されてい
る。トランジスタスイッチ６のコレクタは出力トランジ
スタ１のベースに接続され同トランジスタスイッチのエ
ミ・ツタは−Ｖｃｃの点に接続されている８制御トラン
ジスタ７のベースとトランジスタスイッチ６のベースは
制御用トランジスタ８のコレクタに接続され同トランジ
スタのコレクタとＶｃｃの点には抵抗器２０が接続され
ていて、同ｌ・ランジスタのエミッタは基慴電位１６に
接続されていて、同トランジスタのベースは制御回路９
の出力点に接続されている。制御回路の出力が１の状ｆ
ｉ（Ｃ点の電位が基準電位より高い状Ｒ）のとき１ＩＩ
ｖ４用１〜ランジスタ８．７は３４Ｕｒ状悪になりトラ
ンジスタスイッチ５．６は遮断状態になる、このとき抵
抗器１４、】５によってダイオード３．４には順方向電
流が流れ、出勾トランジスタ１．２に適切なバイアスが
与えられプッシュプル増幅器として動作し、このとき本
発明の回路は信号通過状態として動作する。制御回路９
の出力点が０の状＠（Ｃ点の電位が基準電位よりはるか
に低い状態）のとき、制御用トランジスタ８．７は導通
状ｆ瓜になり、ダイオード３．４は逆バイアス状態にな
り入力端子１０．１１の間のインピーダンスは極めて高
くなる。このような状態において入力端子１０．１１に
信号が入力されても出力端子１２．１３には出力されず
本回路の入力および出力インピーダンスは極めて高くな
り、このとき本発明の回路は信号通過状態して動作する
。
する。第１１Ｎにおける出力トランジスタｌ、２におい
てコンプリメンタリ形プッシュプル増幅器を構成し、出
力トランジスタ】のベースと出力トランジスタ２のベー
ス間に出力ｌ−ランジスタ１のベース間がカソードにな
るように方向をそろえた２個のバイアス兼逆流防止用ダ
イオード３、・１を直列接続し、入力信号用の端子１】
分前記２個のダイオードの間の結合点に接続する。抵抗
器１４は出力トランジスタ１のベースと＋Ｖｃｃの点と
の間に接続し、抵抗器１５は出力トランジスタ２のベー
スと−Ｖｃｃの点との間に接続されている。 ｌ−ラン
ジスタスイッチ５のコレクタは出力トランジスタ２のベ
ースに接続され、同トランジスタスイッチのエミッタは
＋Ｖｃｃの点に、ベースは制御トランジスタ７のコレク
タに接続され同トランジスタのコレクタと＋−Ｖ ｃ
ｃの間には抵抗器１９が接続されている。さらに制御ト
ランジスタ７のエミッタは−ＶＣＣの点に接続されてい
る。トランジスタスイッチ６のコレクタは出力トランジ
スタ１のベースに接続され同トランジスタスイッチのエ
ミ・ツタは−Ｖｃｃの点に接続されている８制御トラン
ジスタ７のベースとトランジスタスイッチ６のベースは
制御用トランジスタ８のコレクタに接続され同トランジ
スタのコレクタとＶｃｃの点には抵抗器２０が接続され
ていて、同ｌ・ランジスタのエミッタは基慴電位１６に
接続されていて、同トランジスタのベースは制御回路９
の出力点に接続されている。制御回路の出力が１の状ｆ
ｉ（Ｃ点の電位が基準電位より高い状Ｒ）のとき１ＩＩ
ｖ４用１〜ランジスタ８．７は３４Ｕｒ状悪になりトラ
ンジスタスイッチ５．６は遮断状態になる、このとき抵
抗器１４、】５によってダイオード３．４には順方向電
流が流れ、出勾トランジスタ１．２に適切なバイアスが
与えられプッシュプル増幅器として動作し、このとき本
発明の回路は信号通過状態として動作する。制御回路９
の出力点が０の状＠（Ｃ点の電位が基準電位よりはるか
に低い状態）のとき、制御用トランジスタ８．７は導通
状ｆ瓜になり、ダイオード３．４は逆バイアス状態にな
り入力端子１０．１１の間のインピーダンスは極めて高
くなる。このような状態において入力端子１０．１１に
信号が入力されても出力端子１２．１３には出力されず
本回路の入力および出力インピーダンスは極めて高くな
り、このとき本発明の回路は信号通過状態して動作する
。
（ホ）発明の効果
本発明はコンプリメンタリ形アシッシュプル増幅器によ
って構成されているため、以下に示すような幅広い応用
が可能である。
って構成されているため、以下に示すような幅広い応用
が可能である。
（ａ）多くの演算増幅器の出力回路や増幅器はコンプリ
メンタリ形プッシュプル回路を用いており、本発明の作
用を簡単に適用できる。
メンタリ形プッシュプル回路を用いており、本発明の作
用を簡単に適用できる。
（ｂ、）演算増幅器の出力回路に応用し、フィードバッ
クと掛けることによって、信号通過状態として動作する
ときに極めて低歪みなアナログスイッチ実現できる。
クと掛けることによって、信号通過状態として動作する
ときに極めて低歪みなアナログスイッチ実現できる。
（ｃ）すべて半導体デバイスで構成されるなめ集積化が
容易である。
容易である。
第ｔｙは本発明の１実施例におけるアナログスイッチの
全回路図である。 １．２・・出力トランジスタ、５，６・・トランジスタ
スイッチ、９・・制御回路、１１．１０・・入力端子、
１２．１３・・出力端子。 特訴巳腕丸 Ｒ壜炙芦
全回路図である。 １．２・・出力トランジスタ、５，６・・トランジスタ
スイッチ、９・・制御回路、１１．１０・・入力端子、
１２．１３・・出力端子。 特訴巳腕丸 Ｒ壜炙芦
Claims (1)
- コンプリメンタリ形プッシュプル増幅器と前記増幅器の
出力トランジスタのベースに接続されたトランジスタス
イッチと前記トランジスタスイッチを制御する制御回路
によつて構成されたミューティング回路と、前記ミュー
ティング回路が遮断動作状態のとき入力インピーダンス
が高インピーダンスになるような入力回路からなるアナ
ログスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8340687A JPS63250214A (ja) | 1987-04-04 | 1987-04-04 | アナログスイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8340687A JPS63250214A (ja) | 1987-04-04 | 1987-04-04 | アナログスイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63250214A true JPS63250214A (ja) | 1988-10-18 |
Family
ID=13801546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8340687A Pending JPS63250214A (ja) | 1987-04-04 | 1987-04-04 | アナログスイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63250214A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104660322A (zh) * | 2015-02-02 | 2015-05-27 | 南阳理工学院 | 一种wifi信号增强装置 |
-
1987
- 1987-04-04 JP JP8340687A patent/JPS63250214A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104660322A (zh) * | 2015-02-02 | 2015-05-27 | 南阳理工学院 | 一种wifi信号增强装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| US4431972A (en) | Push-pull amplifier | |
| JP2000151310A5 (ja) | ||
| KR970031232A (ko) | 차동증폭기를 갖는 이득 제어 증폭회로(gain controlled amplification circuit having differential amplifier) | |
| US4254379A (en) | Push-pull amplifier circuit | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| KR940020692A (ko) | 집적 회로 증폭 장치(integrated circuit amplifier arrangements) | |
| KR850004674A (ko) | 곱셈 회로 | |
| JPH01277019A (ja) | シュミット―トリガ回路 | |
| JPS63250214A (ja) | アナログスイツチ | |
| US4215318A (en) | Push-pull amplifier | |
| JPH08250940A (ja) | 半導体装置 | |
| JPH05235658A (ja) | 増幅器 | |
| KR960036029A (ko) | 반도체 집적회로 | |
| JPH0216810A (ja) | トランジスタ回路 | |
| US5278516A (en) | Buffer circuit | |
| JP2722762B2 (ja) | 差動増幅器 | |
| JPH05152662A (ja) | 半導体発光素子駆動回路 | |
| EP0486986A1 (en) | Buffer circuit | |
| JPH0219648B2 (ja) | ||
| JPH0744399B2 (ja) | Ｂｔｌ接続プツシユプル増幅器 | |
| JPH1075126A (ja) | カスコード接続回路 | |
| KR900005302B1 (ko) | 동작점 바이어스 유지회로 | |
| JP3115612B2 (ja) | 増幅回路 | |
| JPS585027A (ja) | 信号切替え回路 |