JPS63248154A - 半導体装置実装部品および実装方法 - Google Patents
半導体装置実装部品および実装方法Info
- Publication number
- JPS63248154A JPS63248154A JP62083170A JP8317087A JPS63248154A JP S63248154 A JPS63248154 A JP S63248154A JP 62083170 A JP62083170 A JP 62083170A JP 8317087 A JP8317087 A JP 8317087A JP S63248154 A JPS63248154 A JP S63248154A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- external connection
- connection terminals
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims description 8
- 238000004806 packaging method and process Methods 0.000 title abstract 6
- 238000007789 sealing Methods 0.000 claims abstract description 10
- 239000000853 adhesive Substances 0.000 abstract description 16
- 230000001070 adhesive effect Effects 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置実装部品の接続端子に関するも
のである。
のである。
第４図は例えば従来のＤＩＰ型半導体装置を半導体装置
実装部品を介してプリント配線基板に実装している様子
を示す断面図であり、また、第５図は、バンブを固着し
た半導体チップをプリント配線基板に実装している様子
を示す断面図である。図において、（１ａ ） ＋ （
ｉ ｂ ’／は半導体チップ、（２ａ）Ｆ （２ｂ）＋
（２ｃ）。
実装部品を介してプリント配線基板に実装している様子
を示す断面図であり、また、第５図は、バンブを固着し
た半導体チップをプリント配線基板に実装している様子
を示す断面図である。図において、（１ａ ） ＋ （
ｉ ｂ ’／は半導体チップ、（２ａ）Ｆ （２ｂ）＋
（２ｃ）。
（２ｄ）は半導体チップ（Ｉａ）、（ｌｂ）表面に形成
されている外部接続端子、（３ａ）はダイボンドパッド
、（４＆）は接着剤、（５ａ）。
されている外部接続端子、（３ａ）はダイボンドパッド
、（４＆）は接着剤、（５ａ）。
（５ｂ）はり−・ド、（６ａ）、（６ｂ）はり−ド（５
ａ）、（５ｂ）表面に形成されているワイヤボンドパッ
ド、（７ａ）ｒ （７ｂ）はワイヤ、（８ａ）、（８ｂ
）は封止部材、（９ａ）。
ａ）、（５ｂ）表面に形成されているワイヤボンドパッ
ド、（７ａ）ｒ （７ｂ）はワイヤ、（８ａ）、（８ｂ
）は封止部材、（９ａ）。
（９ｂ）は半導体装置実装部品の絶縁支持部材、（１０
ａ、）、（ｌＱｌ））は半導体装置実シを部品の接続端
子、（ｌｌａ）、（Ｉｌｂ）はプリント配線基板、（１
２ａ ） 、 （１２ｂ ） 、 （１２ｃ）。
ａ、）、（ｌＱｌ））は半導体装置実シを部品の接続端
子、（ｌｌａ）、（Ｉｌｂ）はプリント配線基板、（１
２ａ ） 、 （１２ｂ ） 、 （１２ｃ）。
（１２ａ）はプリント配線基板（１１＆）。
（ｌｌｂ）表面に形成されている基板接続端子、（１３
ａ）、（１３ｂ）は導電性接着剤、（１４ａ）。
ａ）、（１３ｂ）は導電性接着剤、（１４ａ）。
（１４ｂ）は外部接続端子（２ｃ）、（２ａ）に固着さ
れているバンプ、（１５ａ ） 、 （１５ｂ）は導電
性接着剤である。
れているバンプ、（１５ａ ） 、 （１５ｂ）は導電
性接着剤である。
次に実装方法について説明する。第４図において、半導
体チップ（１ａ）は接着剤（４ａ）によりダイボンドパ
ッド（３ａ）に固着され、外部接続端子（２ａ）、（２
ｂ）はワイヤ（７ａ）。
体チップ（１ａ）は接着剤（４ａ）によりダイボンドパ
ッド（３ａ）に固着され、外部接続端子（２ａ）、（２
ｂ）はワイヤ（７ａ）。
（７ｂ）でリード（５ａ） Ｉ（５ｂ）表面のワイヤボ
ンドパッド（６ａ）、（６ｂ）と接続され、その後、封
止部材（８＆）により封止されＥの半導体装置となる。
ンドパッド（６ａ）、（６ｂ）と接続され、その後、封
止部材（８＆）により封止されＥの半導体装置となる。
一方、絶縁支持部材（９ａ）、（９ｂ）および接続端子
（１０ａ ）。
（１０ａ ）。
（１０ｂ）からなる半導体装置実装部品はプリント配線
基板（ｌｌａ）に装着されており、接続端子（１０ａ）
、（１０ｂ）はプリント配線基板（ｌｌａ）を貫通し基
板接続端子（１２ａ）。
基板（ｌｌａ）に装着されており、接続端子（１０ａ）
、（１０ｂ）はプリント配線基板（ｌｌａ）を貫通し基
板接続端子（１２ａ）。
（１２ｂ）とは導電性接着剤（１３ａ）。
（１３１））により接合されている。半導体装置の実装
はリード（５ａ）、（５ｂ）が接続端子（１０ａ）、（
１０’ｂ）にそれぞれクランプされることでなる。
はリード（５ａ）、（５ｂ）が接続端子（１０ａ）、（
１０’ｂ）にそれぞれクランプされることでなる。
第５図において、基板接続端子（１２ｏ）。
（１２ｄ）上に導電性接着剤（１５ａ ） 、（１５ｂ
）を塗布し、バンプ（１４ａ）＝（１４ｂ）を外部接続
端子（２ｃ） 、（２ａ）上に固着しである半導体チッ
プ（１ｂ）を、バンプ（１４ａ ）。
）を塗布し、バンプ（１４ａ）＝（１４ｂ）を外部接続
端子（２ｃ） 、（２ａ）上に固着しである半導体チッ
プ（１ｂ）を、バンプ（１４ａ ）。
（１４ｂ）が基板接続端子（１２ｃ ） 、 （１２ａ
）と重なる位置に配置し接合する。その後、封止部材（
８ｂ）で封止する。
）と重なる位置に配置し接合する。その後、封止部材（
８ｂ）で封止する。
従来の半導体装置実装部品および実装方法は以上のよう
に構成されているため、半導体装置が着脱可能な実装に
はリード等を用いた外形の大きい半導体装置を使わなけ
ればならず、また、リード等を用いないで実装効率を高
くしようとすると、半導体装置が着脱不可能となり、実
装効率が高く半導体装置の着脱が可能な実装が得られな
いという問題点があった。
に構成されているため、半導体装置が着脱可能な実装に
はリード等を用いた外形の大きい半導体装置を使わなけ
ればならず、また、リード等を用いないで実装効率を高
くしようとすると、半導体装置が着脱不可能となり、実
装効率が高く半導体装置の着脱が可能な実装が得られな
いという問題点があった。
この発明は上記のような問題点を改善するためになされ
たもので、実装効率が高く半導体装置の着脱が可能な実
装を得ることを目的とする。
たもので、実装効率が高く半導体装置の着脱が可能な実
装を得ることを目的とする。
この発明に係る半導体装置実装部品は、設けられた接続
端子を半導体装置の半導体チップ表面に形成された外部
接続端子と直接接触させることで導通をなすようにした
ものである。
端子を半導体装置の半導体チップ表面に形成された外部
接続端子と直接接触させることで導通をなすようにした
ものである。
この発明における半導体装置実装部品に実装される半導
体装置は半導体チップ表面に形成された外部接続端子を
直接接触させるため、リード等を用いる必要がなくコン
パクトなものとなり実装効率を高めることができるとと
もに、着脱が可能となる。
体装置は半導体チップ表面に形成された外部接続端子を
直接接触させるため、リード等を用いる必要がなくコン
パクトなものとなり実装効率を高めることができるとと
もに、着脱が可能となる。
（実施←」〕
以下、この発明での実施例を図について説明する。第１
図は、ダイボンドパッド（３ｂ）の片面に外部接続端子
（２ｅ）を１列に配置した半導体チップ（１ｃ）を固着
した半導体装置を、プリント配線基板（ｌｌｃ）に実装
した場合の断面図、第２図は、ダイボンドパッド（３ｃ
）の両面に外部接続端子（２ｒ、２ｇ）を１列に配置し
た半導体チップ（１ｄ＋ １ ｃ ）を固着した半導体
装置を、プリント配線基板（ｌｌａ）に実装した場合の
断面図、第３図は、ダイボンドパッド（３ｄ）の片面に
外部接続端子（２ｈ。
図は、ダイボンドパッド（３ｂ）の片面に外部接続端子
（２ｅ）を１列に配置した半導体チップ（１ｃ）を固着
した半導体装置を、プリント配線基板（ｌｌｃ）に実装
した場合の断面図、第２図は、ダイボンドパッド（３ｃ
）の両面に外部接続端子（２ｒ、２ｇ）を１列に配置し
た半導体チップ（１ｄ＋ １ ｃ ）を固着した半導体
装置を、プリント配線基板（ｌｌａ）に実装した場合の
断面図、第３図は、ダイボンドパッド（３ｄ）の片面に
外部接続端子（２ｈ。
２１）を２列に配置した半導体チップ（１ｆ）を固着し
た半導体装置を、プリント配線基板（Ｉｌｅ）に実装し
た場合の断面図である。図において、（ｌｃ）＋（１ａ
）＋（ｘθ）。
た半導体装置を、プリント配線基板（Ｉｌｅ）に実装し
た場合の断面図である。図において、（ｌｃ）＋（１ａ
）＋（ｘθ）。
（１ｆ）は半導体チップ、（２ｅ）、（２ｆ）。
（２ｇ）！ （２ｈ）＋ （２ｔ）は半導体チップ（ｌ
ｃ）、（Ｉｄ）、（ｌａ）、（Ｉｆ）の表面に形成され
ている外部接続端子、（３ｂ）。
ｃ）、（Ｉｄ）、（ｌａ）、（Ｉｆ）の表面に形成され
ている外部接続端子、（３ｂ）。
（３ｃ）、（３ａ）はダイボンドパッド、（４ｂ）。
（４ｃ）、（４ｄ）、（４ｅ）は接着剤、（８ｃ）。
（８（１）、（８ｅ）は封止部材、（９ｃ）。
（９ｄ）、（９ｅ）は半導体装置実装部品の絶縁支持部
材、（１０Ｑ ） 、 （１０ｄ ） 、 （１０ｅ）
。
材、（１０Ｑ ） 、 （１０ｄ ） 、 （１０ｅ）
。
（１０ｒ）、（１０ｇ）、（１０ｈ）は半導体装置実装
部品の接続端子、（１１ｃ ） 、 （ｌｉｄ）。
部品の接続端子、（１１ｃ ） 、 （ｌｉｄ）。
（ｌｉｅ）はプリント配線基板、（１２ｅ）。
（１２ｆ）、（１２ｇ）、（１２ｈ）、（１２ｉ）。
（１２ｊ）はプリント配線基板（ｌｌｃ）。
（ｌｌａ）、（ｌｌｅ）表面に形成されている基板接続
端子、（１３ｃ ） 、 （１３ｔｌ ） 、（１３ｅ
）。
端子、（１３ｃ ） 、 （１３ｔｌ ） 、（１３ｅ
）。
（１３ｒ）、（１３ｇ）、（１３ｈ）は導電性接着剤で
ある。
ある。
次に実装方法について説明する。第１図において、半導
体チップ（１ｃ）は接着剤（４ｂ）によりダイボンドパ
ッド（３ｂ）に固着される。
体チップ（１ｃ）は接着剤（４ｂ）によりダイボンドパ
ッド（３ｂ）に固着される。
その後、封止部材（８ｃ）により外部接続端子（２ｅ）
の一部もしくは全部を除き、封止され一個の半導体装置
となる。一方、絶縁支持部材（９ｏ）および接続端子（
１０ｃ ） 、 （１０（１）からなる半導体装置実装
部品はプリント配線基板（Ｉｌｃ）を貫通して基板接続
端子（１２ｅ）。
の一部もしくは全部を除き、封止され一個の半導体装置
となる。一方、絶縁支持部材（９ｏ）および接続端子（
１０ｃ ） 、 （１０（１）からなる半導体装置実装
部品はプリント配線基板（Ｉｌｃ）を貫通して基板接続
端子（１２ｅ）。
（１２ｆ）に導電性接着剤（１３ｃ ） 、 （１３ｄ
）により接合されている。半導体装置の実装は半導体チ
ップ表面に形成されている外部接続端子（２ｅ）と接続
端子（１０ｃ）、（１０ａ）が直接接触し、絶縁支持部
材（９ｃ）が封止部材（８Ｃ）をクランプすることでな
る。第２図、ｔＩＳ３ＦＡについては、接続端子（１０
ｅ ） 、（１０ｆ）。
）により接合されている。半導体装置の実装は半導体チ
ップ表面に形成されている外部接続端子（２ｅ）と接続
端子（１０ｃ）、（１０ａ）が直接接触し、絶縁支持部
材（９ｃ）が封止部材（８Ｃ）をクランプすることでな
る。第２図、ｔＩＳ３ＦＡについては、接続端子（１０
ｅ ） 、（１０ｆ）。
（１０ｇ）、（１０ｈ）がプリント配濯基板（１１０）
、（１１，１，（ｌｉｅ）を貫通せず、同方面に形成さ
れている基板接続端子（１２ｇ）。
、（１１，１，（ｌｉｅ）を貫通せず、同方面に形成さ
れている基板接続端子（１２ｇ）。
（１２ｈ）、（１２１）、（１２ｊ）と導電性接着剤（
１３ｅ）、（１３ｆ）、（１３ｇ）。
１３ｅ）、（１３ｆ）、（１３ｇ）。
（１３ｈ）により接合されていることを除きほぼ第１図
と同様の実装方法である。
と同様の実装方法である。
なお、上記実施例では、半導体装置実装部品とプリント
配線基板を分離して示したが、プリント配線基板が半導
体装置実装部品であってもよく、また、半導体装置実装
部品はプリント配線基板接続用に限らず、半導体装置相
互接触用、ケーブル接続用であってもよい。
配線基板を分離して示したが、プリント配線基板が半導
体装置実装部品であってもよく、また、半導体装置実装
部品はプリント配線基板接続用に限らず、半導体装置相
互接触用、ケーブル接続用であってもよい。
また、半導体装置における外部接続端子配置は１列や２
列だけでなく任意の配置であってよく、一つの半導体装
置実装部品で全てを接触する必要はない。
列だけでなく任意の配置であってよく、一つの半導体装
置実装部品で全てを接触する必要はない。
さらに、半導体装置実装部品の接続端子の形状について
は、半導体装置の外部接続端子に接触すれば任意であり
、半導体装置のクランプも半導体装置実装部品の絶縁支
持部材に限らず他の方法であってもよく、上記実施例と
同様の効果を奏する。
は、半導体装置の外部接続端子に接触すれば任意であり
、半導体装置のクランプも半導体装置実装部品の絶縁支
持部材に限らず他の方法であってもよく、上記実施例と
同様の効果を奏する。
以上のように、この発明によれば、半導体装置実装部品
に設けられた接続端子が、半導体装置の半導体チップ表
面に形成された外部接続端子と直接接触することで導通
をなすため、実装効率が高く半導体装置の着脱が可能な
実装が得られる効果がある。
に設けられた接続端子が、半導体装置の半導体チップ表
面に形成された外部接続端子と直接接触することで導通
をなすため、実装効率が高く半導体装置の着脱が可能な
実装が得られる効果がある。
第１図、第２図、第３図はこの発明の実施例による半導
体装置実装部品および実装方法を示す断面図、第４図、
第５図は従来における半導体装置の実装方法を示す断面
図である。 図において（１ａ）〜（１ｆ）は半導体チップ、（２ａ
）〜（２１）は外部接続端子、（３ＩＩＬ）〜（３ｄ）
はダイボンドパッド、（４ａ）〜（４ｅ）は接着剤、（
５ａ） 〜（５ｂ）はリード、（６ａ）〜（６ｂ）は、
ワイヤボンドパッド、（７ａ）〜（７ｂ）はワイヤ、（
８ａ）〜（８ｅ）は封止部材、（９ａ）〜こ９ｅ）は絶
縁支持部材、（１０ａ） 〜（１０ｈ）は接続端子、（
Ｉｌａ）〜（Ｉｌｅ）はプリント配線基板、（１２ａ）
〜（１２ｊ）は基板接続端子、（１３ａ）〜（１３ｈ）
は導電性接着剤、（１４ａ）〜（１４ｂ）はバンプ、（
１５ａ ）〜（１５ｂ）は導電性接着剤である。 なお、各図中同一符号は同一または相当部を示す。 代理人 弁理士 大 岩 増 雄第１図
第２図 第 ３！：！Ｉ 第４図 １、事件の表示 特願昭６２−８３１γ０号２、発
明の名称 半導体装置実装部品および実装方法 、３．補正をする者 代表者志岐守哉 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁第８行に「固着」とあるのを「形成
」と訂正する。 （２）同第３頁第７行に「固着」とあるのを「形成」と
訂正する。 （３）同第４頁第１０行に「固着」とあるのを「形成」
と訂正する。 （４）同第９頁第５行に「必要はない。」とある次に改
行して「また、外部接続端子とバンブは別のものとして
説明しているが、バンブも外部接続端子と考えてよい。 」と挿入する。 以上
体装置実装部品および実装方法を示す断面図、第４図、
第５図は従来における半導体装置の実装方法を示す断面
図である。 図において（１ａ）〜（１ｆ）は半導体チップ、（２ａ
）〜（２１）は外部接続端子、（３ＩＩＬ）〜（３ｄ）
はダイボンドパッド、（４ａ）〜（４ｅ）は接着剤、（
５ａ） 〜（５ｂ）はリード、（６ａ）〜（６ｂ）は、
ワイヤボンドパッド、（７ａ）〜（７ｂ）はワイヤ、（
８ａ）〜（８ｅ）は封止部材、（９ａ）〜こ９ｅ）は絶
縁支持部材、（１０ａ） 〜（１０ｈ）は接続端子、（
Ｉｌａ）〜（Ｉｌｅ）はプリント配線基板、（１２ａ）
〜（１２ｊ）は基板接続端子、（１３ａ）〜（１３ｈ）
は導電性接着剤、（１４ａ）〜（１４ｂ）はバンプ、（
１５ａ ）〜（１５ｂ）は導電性接着剤である。 なお、各図中同一符号は同一または相当部を示す。 代理人 弁理士 大 岩 増 雄第１図
第２図 第 ３！：！Ｉ 第４図 １、事件の表示 特願昭６２−８３１γ０号２、発
明の名称 半導体装置実装部品および実装方法 、３．補正をする者 代表者志岐守哉 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１）明細書第２頁第８行に「固着」とあるのを「形成
」と訂正する。 （２）同第３頁第７行に「固着」とあるのを「形成」と
訂正する。 （３）同第４頁第１０行に「固着」とあるのを「形成」
と訂正する。 （４）同第９頁第５行に「必要はない。」とある次に改
行して「また、外部接続端子とバンブは別のものとして
説明しているが、バンブも外部接続端子と考えてよい。 」と挿入する。 以上
Claims (2)
- （１）半導体装置実装部品に設けられた接続端子が半導
体装置の半導体チップ表面に形成された外部接続端子と
直接着脱自在に接触することで導通をなすことを特徴と
する半導体装置実装方法。 - （２）半導体装置の半導体チップ表面に形成された外部
接続端子の一部もしくは全部を除き、封止部材により封
止された一個の半導体装置を実装するための半導体装置
実装部品であつて、前記半導体装置をその露出した外部
接続端子が位置決めされるように受け入れるようになし
た電気絶縁性受け口部を具備し、この受け口部の内側に
前記外部接続端子に面して実装部品側接続端子が配置さ
れていることを特徴とする半導体装置実装部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62083170A JPS63248154A (ja) | 1987-04-03 | 1987-04-03 | 半導体装置実装部品および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62083170A JPS63248154A (ja) | 1987-04-03 | 1987-04-03 | 半導体装置実装部品および実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63248154A true JPS63248154A (ja) | 1988-10-14 |
Family
ID=13794799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62083170A Pending JPS63248154A (ja) | 1987-04-03 | 1987-04-03 | 半導体装置実装部品および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63248154A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5332922A (en) * | 1990-04-26 | 1994-07-26 | Hitachi, Ltd. | Multi-chip semiconductor package |
| DE4345219A1 (de) * | 1993-08-12 | 1995-02-16 | Fraunhofer Ges Forschung | Vorrichtung zum Kontaktieren und Halten einer Chipstruktur |
| DE4327104A1 (de) * | 1993-08-12 | 1995-02-16 | Fraunhofer Ges Forschung | Vorrichtung zum Kontaktieren und Halten einer Chipstruktur |
| DE4436299C1 (de) * | 1993-08-12 | 1996-01-04 | Fraunhofer Ges Forschung | Drucksensor-Chipstruktur mit einer Klemmeinrichtung zum Kontaktieren und Halten derselben sowie mit einem Fluidverbinderteil |
| DE4436298C1 (de) * | 1993-08-12 | 1996-01-18 | Fraunhofer Ges Forschung | Chipstruktur mit einer Vorrichtung zum Kontaktieren und Halten derselben |
| DE19900803A1 (de) * | 1999-01-12 | 2000-07-20 | Siemens Ag | Integrierter Schaltkreis |
-
1987
- 1987-04-03 JP JP62083170A patent/JPS63248154A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5332922A (en) * | 1990-04-26 | 1994-07-26 | Hitachi, Ltd. | Multi-chip semiconductor package |
| US5701031A (en) * | 1990-04-26 | 1997-12-23 | Hitachi, Ltd. | Sealed stacked arrangement of semiconductor devices |
| USRE37539E1 (en) | 1990-04-26 | 2002-02-05 | Hitachi, Ltd. | Sealed stacked arrangement of semiconductor devices |
| DE4345219A1 (de) * | 1993-08-12 | 1995-02-16 | Fraunhofer Ges Forschung | Vorrichtung zum Kontaktieren und Halten einer Chipstruktur |
| DE4327104A1 (de) * | 1993-08-12 | 1995-02-16 | Fraunhofer Ges Forschung | Vorrichtung zum Kontaktieren und Halten einer Chipstruktur |
| DE4436299C1 (de) * | 1993-08-12 | 1996-01-04 | Fraunhofer Ges Forschung | Drucksensor-Chipstruktur mit einer Klemmeinrichtung zum Kontaktieren und Halten derselben sowie mit einem Fluidverbinderteil |
| DE4436298C1 (de) * | 1993-08-12 | 1996-01-18 | Fraunhofer Ges Forschung | Chipstruktur mit einer Vorrichtung zum Kontaktieren und Halten derselben |
| DE19900803A1 (de) * | 1999-01-12 | 2000-07-20 | Siemens Ag | Integrierter Schaltkreis |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| KR890001186A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| JPH1140694A (ja) | 半導体パッケージおよび半導体装置とその製造方法 | |
| JPH038352A (ja) | 半導体装置 | |
| JPH04273451A (ja) | 半導体装置 | |
| JPS63248154A (ja) | 半導体装置実装部品および実装方法 | |
| JPH03255657A (ja) | 混成集積回路装置 | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| KR0151898B1 (ko) | 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지 | |
| JPH08250620A (ja) | 半導体装置 | |
| JPH0821668B2 (ja) | 立設実装形半導体装置 | |
| JPH0451056B2 (ja) | ||
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP2587722Y2 (ja) | 半導体装置 | |
| JPH07273275A (ja) | 半導体装置 | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| MY106858A (en) | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin. | |
| JPH0436115Y2 (ja) | ||
| JP3366798B2 (ja) | 基板へのｌｓｉチップの実装構造体 | |
| JPH0448769A (ja) | 半導体装置 | |
| JPH02164057A (ja) | ピングリッドアレイ半導体パッケージ | |
| JPH05283472A (ja) | 半導体装置 | |
| JPH1022329A (ja) | 半導体装置 | |
| JPS62248229A (ja) | 半導体ｉｃチツプの実装方法 |