JPS63244626A - ＩｎＳｂ素子の製造方法 - Google Patents

ＩｎＳｂ素子の製造方法

Info

Publication number
JPS63244626A
JPS63244626A JP62077114A JP7711487A JPS63244626A JP S63244626 A JPS63244626 A JP S63244626A JP 62077114 A JP62077114 A JP 62077114A JP 7711487 A JP7711487 A JP 7711487A JP S63244626 A JPS63244626 A JP S63244626A
Authority
JP
Japan
Prior art keywords
anodic oxidation
insb
voltage
anodic
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62077114A
Other languages
English (en)
Other versions
JPH084087B2 (ja
Inventor
Hiroyuki Fujisada
藤定　広幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP62077114A priority Critical patent/JPH084087B2/ja
Priority to US07/171,779 priority patent/US4863880A/en
Publication of JPS63244626A publication Critical patent/JPS63244626A/ja
Publication of JPH084087B2 publication Critical patent/JPH084087B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31679—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of AIII BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用公費〕 この発明は、化合物半導体の１つであるＩｎＳｂに関し
、特に陽極酸化膜を構成要素として用いるＩｎＳｂ素子
の製造方法に関するものである。
〔従来の技術〕
半導体素子において、重要な役割を果す半導体の酸化物
の作製方法としては、種々の方法が試みられている。Ｉ
ｎＳｂにおいては、室温で形成できること、ＩｎＳｂと
の界面の特性が良好なこと、などのなめに、陽極酸化膜
の果す役割は大きい。したがって、陽極酸化条件の確立
はＩｎＳｂ素子にとって不可欠である。
ＩｎＳｂの陽極酸化法とは、電解液またはプラズマ中に
置かれたＩｎｃｈを陽極として電流を流すと、Ｉｎ３ｂ
の表面が酸化される現象を利用した表面酸化法である。
ＩｎＳｂの陽極酸化膜は優れた電気絶縁物であるが、陽
極酸化の条件によってはＩｎＳｂとの界面の性質やＩｎ
ｃｈそれ自体に悪い影響を与える可能性がある。陽極酸
化膜の膜厚を制御する方法としては一定電流の下で陽極
酸化時間で制御する定電流法がよく用いられている。Ｉ
７かし、この方法では全面にわたって均一な膜厚を正確
に制御することは困難である。これに対して、定電圧法
を用いると、陽極酸化電圧によって膜厚を制御できるが
、正確に制御するために十分長い時間にわたって陽極酸
化する方法がとられている。
〔発明が解決しようとする問題点〕
しかし、従来の陽極酸化法では、長時間、陽極酸化を行
うので、ＩｎＳｂ中に不要な不純物を注入してＩｎＳｂ
素子の性能を悪化させることが明らかになり、その解決
法が要望されている。
この発明は、上記の問題点にかんがみ、一定の陽極酸化
電圧の下で長時間、陽極酸化することによって生じるＩ
ｎＳｂ素子の性能劣化を防ぎ、かつ陽極酸化膜厚が陽極
酸化電圧によって十分制御できる条件を見出すことによ
り、陽極酸化膜を含むＩｎＳｂ素子の性能を高めること
を目的とするものである。
〔問題点を解決するための手段〕
この発明にかかるＩｎ５ｂ素子の製造方法は、Ｉｎ５ｈ
素子の陽極酸化膜の形成に際して、陽極酸化制限電圧の
下での陽極酸化時間を１０秒以上２０分以内とするもの
である。
〔作用〕
この発明においては、ＩｎＳｂの陽極酸化時間を、陽極
酸化制限電圧に達してから１０秒以上とする乙とにより
、陽極酸化膜の膜厚が陽極酸化制限電圧で制御でき、ま
た、２０分以内とすることにより、ＩｎＳｂ素子の性能
に悪い影響を与えなくなる。
〔実施例〕
ＩｎＳｂの陽極酸化膜厚は、陽極酸化電圧によって制御
可能であり、１５ボルト以下の陽極酸化電圧においては
、１ボルトにつき約３ナノメータ（ｎｍ）になることが
分かつている。このような定電圧陽極酸化は膜厚制御に
有効であるが、最初からこの電圧を加えると大きな初期
電流が流れる。これを防ぐために、初期電流を一定値に
抑えておくと、酸化の進行に伴う膜厚の増加により電圧
も次第に増加していく。電圧が目的の陽極酸化電圧に達
してからは電圧を一定にすると、その後、電流は急速に
減少してごく小さい残留電流の領域になる。これは定電
流一定電圧移行型の陽極酸化法である。
第８図にこの方法による陽極酸化の電圧Ｖと電流Ｉの時
間変化の様子を示す。最初の領域は、必ずしも定電流Ｉ
Ｌである必要はない。要は大きな初期電流を避けること
にあり、目的の陽極酸化電圧まで徐々に電圧をなんらか
の方法で増加させていくことも可能である。
表現の正確を期すために、この発明では膜厚制御を目的
とした陽極酸化電圧を陽極酸化制限電圧ＶＬと称するこ
とにする。第８図に示したように、陽極酸化制限電圧Ｖ
Ｌに達した後は、電流Ｉは急速に減少していき、最終値
に達した時点で陽極酸化を終了すると正確な膜厚制御が
可能である。すなわち、陽極酸化制限電圧ＶＬに達して
からも酸化は進行するということである。通常、陽極酸
化制限電圧ｖＬに達してから３０分以上の時間をかけて
いる。
この時間が２０分、を超えると、陽極酸化が素子特性に
大きな影響を与えることを明らかにしたことが、この発
明の基礎になっている。また、陽極酸化制限電圧ＶＬに
達してから１０秒経過すれば電流値もかなり低下し、実
用的には電圧による膜厚制御の目的を達成できることも
明らかになった事実より、陽極酸化時間の最低値の設定
を行うことができる。
第１図は陽極酸化制限電圧に達しな後の電流密度の時間
変化を示す図である。この図かられかるように１０秒で
電流はほぼ１７３に減少する。この程度低下すれば実用
的には膜厚制御の目的は達せられる。
第２図は陽極酸化制限電圧が１０ボルトの場合の陽極酸
化時間と少数キャリアの寿命との関係を示す図である。
この図から２０分以内であれば時間制限を設定した目的
（十分長い時間の場合より少数キャリアの寿命は長くな
る）は達せられる。
上記第１図と第２図からこの発明では陽極酸化制限電圧
の下での陽極酸化時間を１０秒以上２０分以内とするも
のである。
要するにこの発明は、陽極酸化制限電圧ＶＬに達してか
らの陽極酸化継続時間を１０秒以上２０分以内とするこ
とにより、陽極酸化電圧■による膜厚制御の目的と、Ｉ
ｎＳｂ素子の性能を悪化させない陽極酸化を実現し、優
れた性能のＩｎＳｂ素子を提供することを特徴とするも
のである。
第３図にこの発明により作製されたＩｎＳｂ素子の基本
構造の断面図を示す。この図で１はＩｎＳｂ基板、２は
陽極酸化膜である。
この発明の効果を著しく高める陽極酸化制限電圧ＶＬの
範囲は１２ポル）・以下である。それ以上の電圧範囲で
は、この発明の効果は認められるものの１２ボルト以下
の場合より小さくなる。
第４図は陽極酸化制限電圧と少数キャリアの寿命との関
係を示すものである。この図から陽極酸化制限電圧が１
２ボルト以下であれば少数キャリアの寿命の改善がある
ことがわかる。
次に、陽極酸化膜２と組み合わせる他の絶縁膜としてス
パッタアルミナ膜３を用いる場合の実施例を第５図に示
す。陽極酸化膜２とスパッタアルミナ膜３の２層膜は浸
れた絶縁膜として機能するが、スパッタによる損傷が陽
極酸化膜２とＩｎＳｂ基板１との界仮に及ぶのを防ぐた
めには、一定以上の陽極酸化膜厚ｔを必要とする。陽極
酸化制限電圧■しを９ボルト以上とすることによりこの
目的は達成できる。
第６図は陽極酸化制限電圧を変えたときのＩｎ５ｂと陽
極酸化膜の界面準位の密度Ｎ　ａｓの変化を示すもので
ある。Ｅ　（ＩＦ　Ｅ　Ｖｐ　Ｅ　ｌはそれぞれ伝導帯
の底２価電子帯の上部２禁制帯の幅を示す。横軸は（Ｅ
　　Ｅｏ）　／　Ｅｇであり（Ｅはエネルギー準位）、
陽極酸化制限電圧が７，８，９〜１５ボルトの場合の曲
線を示しである。この図から陽極酸化制限電圧が９ボル
ト以下の電圧では界面準位が増加して界面の特性が悪化
することがわかる。
さらに、この発明により作製した陽極酸化膜２を含むＩ
ｎＳｂ素子の製作工程の温度を１２０℃以下にすること
により、優れた陽極酸化膜２とＩｎ５ｂ基板１の界面の
性質を最後まで維持するのに大きな効果がある。この場
合、１２０℃以下にするのは、ＩｎＳｂ素子の構成要素
となる陽極酸化膜形成後の製作工程である。
第７図は加熱時間１時間当りのフラットバンド電圧Ｖｆ
ｂの変化（ΔＶｘｂ）が加熱温度（Ｔ　ａｎｎｅａｌ）
の上昇とともに増大していく様子を示す。フラッドバン
ド電圧Ｖ（１，は、半導体素子の動作状態の基準になる
ものであり、この変化は望ましくない。
第７図かられかるように、１２０℃以上になると急激に
フラットバンド電圧ｖｔｂが変化することがわかる。
〔発明の効果〕
以上説明したように、この発明は、陽極酸化膜の形成に
際して、陽極酸化制限電圧の下での陽極酸化時間を１０
秒以上２０分以内としたことにより、陽極酸化膜を構成
要素として含むＩｎＳｂ素子の性能を従来より著しく高
めることができる。陽極酸化膜は、ＩｎＳｂとの間に優
れた界面を安定に形成するためには不可欠の部分であり
、したがって、この発明によれば、ＩｎＳｂ素子の性能
向上のみならず安定な動作を長期間保障する信頼性を保
持させることができる、このような効果をもつこの発明
は、電子産業に寄与するところ大である。
【図面の簡単な説明】
第１図は陽極酸化制限電圧に達した後の電流密度の時間
変化を示す図、第２図は陽極酸化制限電圧の下での陽極
酸化時間と少数キャリアの寿命との関係を示す図、第３
図はこの発明で製造されるＩｎＳｂ素子の基本構成を示
す断面図、第４図は陽極酸化制限電圧と少数キャリアの
寿命との関係を示す図、第５図は具体的な構成例の１つ
を示す断面図、第６図は陽極酸化制限電圧を変えたとき
のＩｎＳｂと陽極酸化膜の界面準位の密度の変化を示す
図、第７図は加熱時間１時間当りのフラットバンド電圧
の変化が温度上昇を共に増大していく様子を示す図、第
８図は陽極酸化の際の電圧と電流の時間依存性を示す図
である。 図中、１はＩｎＳｂ基板、２は陽極酸化膜、３は第１図 第２図 第３図 第４図 第５図 ３ス〆−７クアルミｒ＃ 第６図 第７図 Ｔａｎｎｅａｌ　　　（’ｃ）　　− 第８図 峙　　聞　　　□

Claims (4)

    【特許請求の範囲】
  1. （１）陽極酸化膜を構成要素として用いるＩｎＳｂ素子
    の製造方法において、前記陽極酸化膜の形成に際して、
    陽極酸化制限電圧の下での陽極酸化時間を１０秒以上２
    ０分以内とすることを特徴とするＩｎＳｂ素子の製造方
    法。
  2. （２）陽極酸化制限電圧を１２ボルト以下とすることを
    特徴とする特許請求の範囲第（１）項記載のＩｎＳｂ素
    子の製造方法。
  3. （３）陽極酸化膜とスパッタアルミナ膜を積層して用い
    る場合には、陽極酸化制限電圧を９ボルト以上とするこ
    とを特徴とする特許請求の範囲第（１）項または第（２
    ）項記載のＩｎＳｂ素子の製造方法。
  4. （４）陽極酸化膜形成後の製作温度を１２０℃以下とす
    ることを特徴とする特許請求の範囲第（１）項乃至第（
    ３）項のいずれかに記載のＩｎＳｂ素子の製造方法。
JP62077114A 1987-03-30 1987-03-30 ＩｎＳｂ素子の製造方法 Expired - Lifetime JPH084087B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62077114A JPH084087B2 (ja) 1987-03-30 1987-03-30 ＩｎＳｂ素子の製造方法
US07/171,779 US4863880A (en) 1987-03-30 1988-03-22 InSb device manufacturing by anodic oxidation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62077114A JPH084087B2 (ja) 1987-03-30 1987-03-30 ＩｎＳｂ素子の製造方法

Publications (2)

Publication Number Publication Date
JPS63244626A true JPS63244626A (ja) 1988-10-12
JPH084087B2 JPH084087B2 (ja) 1996-01-17

Family

ID=13624759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62077114A Expired - Lifetime JPH084087B2 (ja) 1987-03-30 1987-03-30 ＩｎＳｂ素子の製造方法

Country Status (2)

Country Link
US (1) US4863880A (ja)
JP (1) JPH084087B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7066234B2 (en) 2001-04-25 2006-06-27 Alcove Surfaces Gmbh Stamping tool, casting mold and methods for structuring a surface of a work piece
US6802951B2 (en) * 2002-01-28 2004-10-12 Medtronic, Inc. Methods of anodizing valve metal anodes
US7125610B2 (en) * 2003-03-17 2006-10-24 Kemet Electronics Corporation Capacitor containing aluminum anode foil anodized in low water content glycerine-phosphate electrolyte without a pre-anodizing hydration step
CN101608332B (zh) * 2008-06-19 2011-06-29 深圳富泰宏精密工业有限公司 表面具微弧氧化陶瓷膜的铝合金及其制备方法
CN103325840B (zh) * 2013-04-15 2016-05-18 北京大学深圳研究生院 薄膜晶体管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954228A (ja) * 1982-09-22 1984-03-29 Toshiba Corp 化合物半導体の陽極酸化装置
JPS6142921A (ja) * 1984-08-06 1986-03-01 Nec Corp 陽極酸化方法およびその装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5252363A (en) * 1975-10-24 1977-04-27 Hitachi Ltd Production of insb film
JPS60167352A (ja) * 1984-02-09 1985-08-30 Agency Of Ind Science & Technol 半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954228A (ja) * 1982-09-22 1984-03-29 Toshiba Corp 化合物半導体の陽極酸化装置
JPS6142921A (ja) * 1984-08-06 1986-03-01 Nec Corp 陽極酸化方法およびその装置

Also Published As

Publication number Publication date
US4863880A (en) 1989-09-05
JPH084087B2 (ja) 1996-01-17

Similar Documents

Publication Publication Date Title
US6075691A (en) Thin film capacitors and process for making them
JP3768671B2 (ja) 酸化タンタル製薄膜キャパシタ及びその製造方法
JPS58100461A (ja) 薄膜トランジスタの製造方法
JP3135483B2 (ja) 半導体装置およびその製造方法
JPH0311635A (ja) 化合物半導体装置の製造方法
JPS63244626A (ja) ＩｎＳｂ素子の製造方法
JPS6058653A (ja) 半導体装置の製造方法
US3518511A (en) Semiconductor device having at least one contact applied to a semiconductor material of the type ii-b-vi-a and method of manufacturing such device
KR100373819B1 (ko) 캐패시터및박막캐패시터제조방법
KR100963828B1 (ko) 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법
KR102416001B1 (ko) 플라즈마 저항성이 향상된 금속 표면 처리 방법
JP2716016B2 (ja) 単一電子トンネリング効果素子及びその製造方法
US3806430A (en) Method for fabricating anodic films
JPH0265111A (ja) 薄膜キャパシタおよびその製造方法
JPH05158005A (ja) 光導波路機能素子及びその製造方法
JPS5928369A (ja) 半導体装置用キヤパシタの製造方法
JP3430850B2 (ja) ３端子型非線形素子及びその製造方法
KR100456611B1 (ko) 다공질 실리콘 다이어프램에 캐리어 주입을 위한 전극구조 및 그 제조방법
JPS6159674B2 (ja)
JP3237125B2 (ja) 導電性膜の陽極酸化方法
JPS6159673B2 (ja)
JPS5847851B2 (ja) チタン層を有する半導体素子の製造方法
JPH08227743A (ja) 酸化物超電導体用金属電極
GB2064219A (en) A method of forming an insulating film on a semiconductor substrate
JP2905644B2 (ja) 電極配線の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term