JP3768671B2 - 酸化タンタル製薄膜キャパシタ及びその製造方法 - Google Patents
酸化タンタル製薄膜キャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP3768671B2 JP3768671B2 JP04360998A JP4360998A JP3768671B2 JP 3768671 B2 JP3768671 B2 JP 3768671B2 JP 04360998 A JP04360998 A JP 04360998A JP 4360998 A JP4360998 A JP 4360998A JP 3768671 B2 JP3768671 B2 JP 3768671B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- thin film
- dielectric layer
- chromium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 77
- 239000010409 thin film Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 title claims description 17
- 229910001936 tantalum oxide Inorganic materials 0.000 title claims description 16
- 239000011651 chromium Substances 0.000 claims description 51
- 229910052804 chromium Inorganic materials 0.000 claims description 36
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 22
- 239000010949 copper Substances 0.000 claims description 20
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000007743 anodising Methods 0.000 claims description 6
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000005546 reactive sputtering Methods 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 229910052718 tin Inorganic materials 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 238000002048 anodisation reaction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001844 chromium Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
- H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜キャパシタ及びその製造方法に関し、特に、酸化タンタル誘電体フィルムを用いた薄膜キャパシタ及びその製造方法に関する。
【０００２】
【従来の技術】
薄膜キャパシタは、高周波のハイブリッド電子部品、およびマルチチップモジュール（multichip modules (ＭＣＭ)）のような最新のパッケージ装置では重要な構成部品となりつつある。これらキャパシタは、分散型ＲＣネットワーク内で活性部品の切り換え時に保護用分離キャパシタとして用いられている。
【０００３】
最新のパッケージ用の薄膜キャパシタは、キャパシンタンス密度が高くリーク電流が低く破壊電圧が高い特徴を示し、しかもこれらは全て大きな面積の薄膜フィルムで形成できる。さらにまたこのキャパシタは、ＭＣＭプロセスの後続のステップに適合性を有しなければならない。例えばキャパシタは、ＭＣＭのポリイミド層を固化するのに用いられる３５０℃までの熱サイクルに耐えるような十分な熱的安定性を有さなければならない。このキャパシタは、ＭＣＭで通常使用される材料と適合性を有する材料で形成しなければならない。
【０００４】
その優れた誘電特性のためにＴａ2Ｏ5は、薄膜キャパシタ用の誘電体として幅広く開発されているが、しかしこれらの努力も最新のパッケージに最適な方法または構造を見いだすことはできない。反応性スパッタリング法，気相堆積法（ＣＶＤ），プラズマ強化気相堆積法により堆積されたＴａ2Ｏ5のフィルムを用いたキャパシタを製造しても、漏れ電流は大きく破壊電圧も低い結果となっている。これに関しては、T Aoyama et al. 著の "Leakage current mechanism of amorphous and polycrystalline Ta2O5 films grown by chemical vapor deposition", J. Electrochem Soc., Vol.. 143, No. 3, pp. 977-983 (March 1996)を参照のこと。
【０００５】
金属を陽極化処理して反応性スパッタリングを行う方法（anodized reactively sputtered） で形成したＴａ2Ｏ5のフィルムを有するキャパシタは優れた漏れ電流特性と破壊電圧特性を有することが見いだされた。しかしこのフィルムは、２００℃以上のアニール処理で品質が劣化し、キャパシタンスの温度係数（temperature coefficient of capacitance（ＴＣＣ））とエネルギの散逸係数（dissipation factor）が増加してしまう。
【０００６】
これに関しては、J.M. Schoen et al.著の "The correlation between temperature coefficient of capacitance and dielectric loss in tantalum and tantalum-aluminum anodic oxides," J. Electrochem. Soc., Vol.. 119, pp. 1215-1217 (Sept. 1972) を参照のこと。この劣化は、電極を構成する金属原子が誘電体内に拡散し、酸素が拡散して消失し、酸素欠損欠陥を引き起こすことに起因すると考えられている。
【０００７】
様々な種類の電極用金属がこの劣化の問題を解決するために試みられているが、今のところタングステンのみが熱的安定性を提供できると考えられている。クロムも試みられてはいるが、うまくはいっていない。これに関しては、M. Peters et al.著の "Thermally stable thin film tantalum pentoxide capacitor", Proc. of the International Conference on Multichip Modules, Denver, pp. 94-99 (April 1996)を参照のこと。しかしタングステンは、従来のＭＣＭ製造技術とは完全には適合性を有さない耐火金属である。
【０００８】
【発明が解決しようとする課題】
したがって本発明の目的は、酸化タンタル製の薄膜キャパシタ及びそれを製造する方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明の薄膜キャパシタは、ＴａＮx またはＴａ2Ｓｉ製の下部電極と窒素またはシリコンをドープした酸化タンタル（陽極酸化処理した（anodically oxidizing）ＴａＮx またはＴａ2Ｓｉ）の誘電体とクロムを含む上部電極とを有する。本発明の方法は、ＭＣＭプロセスと、完全に適合するものである。
【００１０】
本発明の方法により製造された陽極化（anodic）されたＴａ2Ｏ5キャパシタは、例外的に優れた低いリーク電流（１０Ｖで１ｎＡ／ｃｍ2 以下）と、高い破壊電界（４ＭＶ／ｃｍ以上）と、高いキャパシンタンス密度（７０ｎＦ／ｃｍ2 ）を有する。本発明のキャパシタは、３５０℃でも安定し、優れたキャパシタ特性と広い領域（１ｍｍ2 以上）を有する薄膜キャパシタとして特に利用できるものである。
【００１１】
【発明の実施の形態】
図１に本発明の薄膜フィルムの製造方法の各ステップを示す。第１ステップは、図１のブロックＡに示すよう基板を用意する。その上にキャパシタのフィルムが形成される。好ましい基板としては、酸化シリコン製の外側表面を有する単結晶シリコン製の基板である。通常酸化シリコンの厚さは０．１−１μｍの範囲である。別法として基板は、アルミナのような絶縁性セラミックでもよい。
【００１２】
ブロックＢに示す次のステップは、基板の上にキャパシタの下部電極を形成することである。低周波用（１０6Ｈｚ 以下）のキャパシタを製造するためには、下部電極は、例えばマグネトロン反応性スパッタリング法により堆積されたＴａＮx 層またはＴａ2Ｓｉ 層を含む。ＴａＮx の通常の堆積パラメータのパワーは４ＫＷで、２０ｃｃＡｒと２−１０ｃｃＮ2 のガス流である。ＴａＮx フィルムの窒素濃度は、８−３３％の範囲内にあり、これは堆積中のＮ2 ／Ａｒの流速比を変えることにより得られる。
【００１３】
Ｔａ2Ｓｉは、Ｎ2を除いた同様な条件により堆積できる。通常その厚さは、０．４−０．６μｍの範囲以内である。高周波（１０6Ｈｚ 以上）用には、下部電極はアルミの薄膜層とその上に堆積されたＴａＮx 製の薄膜層からなるのが好ましい。このアルミ層は通常スパッタリングにより堆積される。その堆積パラメータは、パワーが１０ＫＷで２０ｃｃＡｒのガス流である。一般的なアルミの厚さは０．２５−１μｍの範囲内である。
【００１４】
第３のステップ（図１のブロックＣ）は、ＴａＮxまたはＴａ2Ｓｉの一部を酸化して誘電体層を形成することである。このステップは、陽極酸化（anodic oxidation）により行われる。この陽極化（anodization） は、プラチナ製電極で０．０１重量％のくえん酸溶液中で行われる。この陽極化電圧は、１００−２３０Ｖの範囲内で浸漬時間は約１時間である。陽極化の速度は、１６−２０オングストーム／ボルトの範囲内である。その結果得られた誘電体は、ＴａＮx から形成されたＴａ2Ｏ5Ｎx またはＴａ2Ｓｉから形成されたＴａＳｉxＯy である。好ましくは、Ｔａ2Ｏ5 ＮxのＮ含有量は、２０％以上である。通常の誘電体層の厚さは０．１−０．２５μｍの範囲内にある。
【００１５】
最終ステップ（ブロックＤ）は、クロムを含む対向する上部電極を形成することである。クロム製の薄膜層は、スパッタリングにより堆積する。高周波用のキャパシタに対しては、銅またはアルミのような金属の層をクロムの上に堆積して導電性を向上させるのがよい。このクロム層の厚さは０．１μｍ以上で、スパッタリングにより形成された銅製層またはアルミ製の層の厚さは０．２５−１μｍの範囲内である。銅は、クロムの上に中間Ｃｒ／Ｃｕ傾斜層として堆積することもできる。キャパシタを形成する層のスパッタリングは標準の光リソグラフ方法およびウェットエッチング方法を用いて実行される。
【００１６】
このようにして得られた構造体を図２に示す。同図において、本発明の薄膜キャパシタ２０は、酸化シリコン製上部表面２２を有するシリコン製基板２１の上に形成される。第１電極である下部電極２３（アルミ層２４とＴａＮx 層２５により構成される）は、酸化シリコン製上部表面２２の上に堆積される。Ｔａ2Ｏ5Ｎx の誘電体層２６がＴａＮx 層２５の上に形成され、第２電極である上部電極２７は、クロム製薄膜層２８と銅製薄膜層２９とクロム製薄膜層３０からなる。その代表的な厚さは、ＳｉＯ2 層２２が０．１−１μｍで、Ａｌ層２４が０．２５−１μｍで、Ｔａ2Ｏ5Ｎx 層２６が０．１−０．２５μｍで、Ｃｒ層２８が０．１μｍ以上で、Ｃｕ層２９が０．２５−１μｍで、Ｃｒ層３０が０．１μｍである。このクロム製外側層３０が銅が酸化しないよう保護している。
【００１７】
図３は、アルミナ製基板３１の上に形成された本発明の薄膜キャパシタ３０を示す。第１電極である下部電極３３は、アルミ層３４とＴａ2 Ｓｉ層３５から構成され、誘電体層３６はＴａ2Ｓｉ層３５の上に形成されたＴａＳｉxＯy である。ＴａＳｉxＯy製の誘電体層３６については、Ｓｉの量は通常３０％である。第２電極である上部電極３７はクロム製薄膜層３８とアルミ製薄膜層３９から構成される。図３の層の代表的な厚さは図２の実施例とほぼ同一である。次に本発明の比較のために、従来技術によるキャパシタを実験例１として、本発明によるキャパシタを実験例２として説明する。
【００１８】
実験例１
広い面積（６ｍｍ2）のキャパシタを通常のスパッタリング法によるＴａ2Ｏ5 フィルムを用いて形成した。そのリーク電流は大きく破壊電界は低かった。
【００１９】
実験例２
陽極酸化処理するＴａ2Ｏ5ＮxとＴａＳｉxＯy の薄膜キャパシタを様々な種類の電極材料を用いて製造し、そのキャパシタの熱的安定性を評価した。Ａｌ，Ｃｒ，ＴｉＮx ，ＴｉＮ，ＴａＮx を対向電極として用いた。ＡｌまたはＣｕのいずれかを抵抗を低減するために電極の上部に堆積した。ＡｌまたはＴｉＮ／Ａｌ製の電極を有するキャパシタは、３５０℃で１時間Ｎ2 雰囲気で熱アニール処理後は性能が劣化した。
【００２０】
図４はＣｒ，ＴｉＮx ，ＴａＮx 製の電極を有し、それぞれが５００ｎｍ厚のＡｌをその上部に有する広い領域（６ｍｍ2 ，７０ｎＦ／ｃｍ2 ）のキャパシタを３５０℃で熱アニールした後の直流Ｉ−Ｖ特性を示す。電極の厚さは２４０ｎｍで、ＴａＮx の窒素含有量は３３％である。図４から分かるように破壊電界は電極毎に異なる。クロム製の電極を有するキャパシタのリーク電流は最低であるが、破壊電界は４ＭＶ／ｃｍ以上で最も高い、これはＴｉＮx とＴａＮx で得られた値の２倍から３倍高いものである。
【００２１】
これは、Ｔａ2Ｏ5Ｎx ／Ｃｒの界面のバリア高さが高いためである。Ｃｒ製の電極を有するアニール処理をしていないキャパシタは、ＴｉＮx 製の電極を有するものに比較して、約５％高いキャパシタンス値を有し、これはＴｉＮx のスパッタ堆積の間の面間反応（interfacial reaction）を示すものである。酸化物における非対称導通（アノード極性とカソード極性）は、窒素ドーピングにより少ない。
【００２２】
ＴｉＮx の上部電極を有するキャパシタの２回のアニールサイクル後のリーク電流と破壊電界は、許容不可能な程度である。ＴａＮx 電極を有するキャパシタの漏れ電流は増加するが、２回のアニールサイクル後では受け入れ可能なものである。Ｃｒ／Ａｌ電極を有するキャパシタは、２回のアニールサイクルの後品質が劣化するが、Ｃｒ／Ｃｕ／Ｃｒ電極を有するキャパシタはそのようなことはない。
【００２３】
破壊電圧は１００Ｖ以上であったものが、９０Ｖに若干減少する。このことはＣｒは酸化物に対し有害なものではなく、キャパシタの品質劣化はＡｌがＣｒ内に拡散することに起因すると思われる。これは使用されるＣｒフィルムが厚くなるにつれて、さらに酸化物中のＮの濃度が高くなることに起因する。
【００２４】
図５は様々な種類の窒素濃度とＣｒ／Ａｌ電極を有するＴａ2Ｏ5Ｎx 製のキャパシタのａｃ特性を表す。これらのキャパシタはＡｌを下に有し、ＴａＮx の下部電極の抵抗を減少させている。同図から分かるようにキャパシタのａｃ特性は１ＭＨｚまで理想的である。
【００２５】
図５に示す窒素濃度は、ＴａＮx フィルム用のものである。陽極化中（anodization）に１００％酸化物に組み込まれたとすると、Ｔａ2Ｏ5 の窒素ドーピングに起因するキャパシタンスの減少は、３３％の窒素まで線形である。キャパシタンスの減少は、０．８％／Ｎ％である。Ｃｒ／Ｃｕ／Ｃｒ電極を有するＴａＳｉxＯyキャパシタも３回の３５０℃で１時間のアニールサイクルまで安定である。破壊電圧は３回のアニールサイクルの後１００Ｖ以上から５０Ｖに減少した。このように窒素のドーピングまたはシリコンのドーピングによりキャパシンタンス密度の減少と引換にキャパシタのリーク電流と熱的安定性が改善される。
【００２６】
これらの実験例は、キャパシンタンス密度（７０ｎＦ／ｃｍ2） のキャパシタは３回のポリイミド硬化熱サイクルまで安定であることを示している。これらのキャパシタは、高度のパッケージングアプリケーション用の集積受動型ネットワーク部品として有効である。Ｃｒ，Ｃｕ，Ａｌ製の電極材料は、経済的な製造が可能となるパッケージ方法と互換性がある。これらキャパシタはキャパシタンスの温度係数が低くかつ高い線形性を有する。
【図面の簡単な説明】
【図１】本発明による薄膜キャパシタの製造方法の各ステップを表すフローチャート図
【図２】図１の方法により製造された薄膜キャパシタの第１実施例の断面図
【図３】本発明の薄膜キャパシタの他の実施例の断面図
【図４】３種類の電極構造を用いた薄膜Ｔａ2Ｏ5Ｎxキャパシタの電流と電圧の関係を表すグラフ
【図５】窒素濃度を変えたＴａ2Ｏ5ＮxキャパシタのＡＣ特性を表す図
【符号の説明】
Ａ 基板を用意する
Ｂ ＴａＮxまたはＴａ2Ｓｉの外部層を有する電極を堆積する
Ｃ この外部層を酸化する
Ｄ クロム製電極を堆積する
２０ 薄膜キャパシタ
２１ シリコン製基板
２２ 酸化シリコン製上部表面
２３ 下部電極（第１電極）
２４ アルミ層
２５ ＴａＮx 層
２６ ＴａＯ5 の誘電体層
２７ 上部電極（第２電極）
２８，３０ クロム製薄膜層
２９ 銅製薄膜層
３０ 薄膜キャパシタ
３１ アルミナ製基板
３３ 下部電極（第１電極）
３４ アルミ層
３５ Ｔａ2Ｓｉ層
３６ 誘電体層
３７ 上部電極（第２電極）
３８ クロム製薄膜層
３９ アルミ製薄膜層
【発明の属する技術分野】
本発明は、薄膜キャパシタ及びその製造方法に関し、特に、酸化タンタル誘電体フィルムを用いた薄膜キャパシタ及びその製造方法に関する。
【０００２】
【従来の技術】
薄膜キャパシタは、高周波のハイブリッド電子部品、およびマルチチップモジュール（multichip modules (ＭＣＭ)）のような最新のパッケージ装置では重要な構成部品となりつつある。これらキャパシタは、分散型ＲＣネットワーク内で活性部品の切り換え時に保護用分離キャパシタとして用いられている。
【０００３】
最新のパッケージ用の薄膜キャパシタは、キャパシンタンス密度が高くリーク電流が低く破壊電圧が高い特徴を示し、しかもこれらは全て大きな面積の薄膜フィルムで形成できる。さらにまたこのキャパシタは、ＭＣＭプロセスの後続のステップに適合性を有しなければならない。例えばキャパシタは、ＭＣＭのポリイミド層を固化するのに用いられる３５０℃までの熱サイクルに耐えるような十分な熱的安定性を有さなければならない。このキャパシタは、ＭＣＭで通常使用される材料と適合性を有する材料で形成しなければならない。
【０００４】
その優れた誘電特性のためにＴａ2Ｏ5は、薄膜キャパシタ用の誘電体として幅広く開発されているが、しかしこれらの努力も最新のパッケージに最適な方法または構造を見いだすことはできない。反応性スパッタリング法，気相堆積法（ＣＶＤ），プラズマ強化気相堆積法により堆積されたＴａ2Ｏ5のフィルムを用いたキャパシタを製造しても、漏れ電流は大きく破壊電圧も低い結果となっている。これに関しては、T Aoyama et al. 著の "Leakage current mechanism of amorphous and polycrystalline Ta2O5 films grown by chemical vapor deposition", J. Electrochem Soc., Vol.. 143, No. 3, pp. 977-983 (March 1996)を参照のこと。
【０００５】
金属を陽極化処理して反応性スパッタリングを行う方法（anodized reactively sputtered） で形成したＴａ2Ｏ5のフィルムを有するキャパシタは優れた漏れ電流特性と破壊電圧特性を有することが見いだされた。しかしこのフィルムは、２００℃以上のアニール処理で品質が劣化し、キャパシタンスの温度係数（temperature coefficient of capacitance（ＴＣＣ））とエネルギの散逸係数（dissipation factor）が増加してしまう。
【０００６】
これに関しては、J.M. Schoen et al.著の "The correlation between temperature coefficient of capacitance and dielectric loss in tantalum and tantalum-aluminum anodic oxides," J. Electrochem. Soc., Vol.. 119, pp. 1215-1217 (Sept. 1972) を参照のこと。この劣化は、電極を構成する金属原子が誘電体内に拡散し、酸素が拡散して消失し、酸素欠損欠陥を引き起こすことに起因すると考えられている。
【０００７】
様々な種類の電極用金属がこの劣化の問題を解決するために試みられているが、今のところタングステンのみが熱的安定性を提供できると考えられている。クロムも試みられてはいるが、うまくはいっていない。これに関しては、M. Peters et al.著の "Thermally stable thin film tantalum pentoxide capacitor", Proc. of the International Conference on Multichip Modules, Denver, pp. 94-99 (April 1996)を参照のこと。しかしタングステンは、従来のＭＣＭ製造技術とは完全には適合性を有さない耐火金属である。
【０００８】
【発明が解決しようとする課題】
したがって本発明の目的は、酸化タンタル製の薄膜キャパシタ及びそれを製造する方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明の薄膜キャパシタは、ＴａＮx またはＴａ2Ｓｉ製の下部電極と窒素またはシリコンをドープした酸化タンタル（陽極酸化処理した（anodically oxidizing）ＴａＮx またはＴａ2Ｓｉ）の誘電体とクロムを含む上部電極とを有する。本発明の方法は、ＭＣＭプロセスと、完全に適合するものである。
【００１０】
本発明の方法により製造された陽極化（anodic）されたＴａ2Ｏ5キャパシタは、例外的に優れた低いリーク電流（１０Ｖで１ｎＡ／ｃｍ2 以下）と、高い破壊電界（４ＭＶ／ｃｍ以上）と、高いキャパシンタンス密度（７０ｎＦ／ｃｍ2 ）を有する。本発明のキャパシタは、３５０℃でも安定し、優れたキャパシタ特性と広い領域（１ｍｍ2 以上）を有する薄膜キャパシタとして特に利用できるものである。
【００１１】
【発明の実施の形態】
図１に本発明の薄膜フィルムの製造方法の各ステップを示す。第１ステップは、図１のブロックＡに示すよう基板を用意する。その上にキャパシタのフィルムが形成される。好ましい基板としては、酸化シリコン製の外側表面を有する単結晶シリコン製の基板である。通常酸化シリコンの厚さは０．１−１μｍの範囲である。別法として基板は、アルミナのような絶縁性セラミックでもよい。
【００１２】
ブロックＢに示す次のステップは、基板の上にキャパシタの下部電極を形成することである。低周波用（１０6Ｈｚ 以下）のキャパシタを製造するためには、下部電極は、例えばマグネトロン反応性スパッタリング法により堆積されたＴａＮx 層またはＴａ2Ｓｉ 層を含む。ＴａＮx の通常の堆積パラメータのパワーは４ＫＷで、２０ｃｃＡｒと２−１０ｃｃＮ2 のガス流である。ＴａＮx フィルムの窒素濃度は、８−３３％の範囲内にあり、これは堆積中のＮ2 ／Ａｒの流速比を変えることにより得られる。
【００１３】
Ｔａ2Ｓｉは、Ｎ2を除いた同様な条件により堆積できる。通常その厚さは、０．４−０．６μｍの範囲以内である。高周波（１０6Ｈｚ 以上）用には、下部電極はアルミの薄膜層とその上に堆積されたＴａＮx 製の薄膜層からなるのが好ましい。このアルミ層は通常スパッタリングにより堆積される。その堆積パラメータは、パワーが１０ＫＷで２０ｃｃＡｒのガス流である。一般的なアルミの厚さは０．２５−１μｍの範囲内である。
【００１４】
第３のステップ（図１のブロックＣ）は、ＴａＮxまたはＴａ2Ｓｉの一部を酸化して誘電体層を形成することである。このステップは、陽極酸化（anodic oxidation）により行われる。この陽極化（anodization） は、プラチナ製電極で０．０１重量％のくえん酸溶液中で行われる。この陽極化電圧は、１００−２３０Ｖの範囲内で浸漬時間は約１時間である。陽極化の速度は、１６−２０オングストーム／ボルトの範囲内である。その結果得られた誘電体は、ＴａＮx から形成されたＴａ2Ｏ5Ｎx またはＴａ2Ｓｉから形成されたＴａＳｉxＯy である。好ましくは、Ｔａ2Ｏ5 ＮxのＮ含有量は、２０％以上である。通常の誘電体層の厚さは０．１−０．２５μｍの範囲内にある。
【００１５】
最終ステップ（ブロックＤ）は、クロムを含む対向する上部電極を形成することである。クロム製の薄膜層は、スパッタリングにより堆積する。高周波用のキャパシタに対しては、銅またはアルミのような金属の層をクロムの上に堆積して導電性を向上させるのがよい。このクロム層の厚さは０．１μｍ以上で、スパッタリングにより形成された銅製層またはアルミ製の層の厚さは０．２５−１μｍの範囲内である。銅は、クロムの上に中間Ｃｒ／Ｃｕ傾斜層として堆積することもできる。キャパシタを形成する層のスパッタリングは標準の光リソグラフ方法およびウェットエッチング方法を用いて実行される。
【００１６】
このようにして得られた構造体を図２に示す。同図において、本発明の薄膜キャパシタ２０は、酸化シリコン製上部表面２２を有するシリコン製基板２１の上に形成される。第１電極である下部電極２３（アルミ層２４とＴａＮx 層２５により構成される）は、酸化シリコン製上部表面２２の上に堆積される。Ｔａ2Ｏ5Ｎx の誘電体層２６がＴａＮx 層２５の上に形成され、第２電極である上部電極２７は、クロム製薄膜層２８と銅製薄膜層２９とクロム製薄膜層３０からなる。その代表的な厚さは、ＳｉＯ2 層２２が０．１−１μｍで、Ａｌ層２４が０．２５−１μｍで、Ｔａ2Ｏ5Ｎx 層２６が０．１−０．２５μｍで、Ｃｒ層２８が０．１μｍ以上で、Ｃｕ層２９が０．２５−１μｍで、Ｃｒ層３０が０．１μｍである。このクロム製外側層３０が銅が酸化しないよう保護している。
【００１７】
図３は、アルミナ製基板３１の上に形成された本発明の薄膜キャパシタ３０を示す。第１電極である下部電極３３は、アルミ層３４とＴａ2 Ｓｉ層３５から構成され、誘電体層３６はＴａ2Ｓｉ層３５の上に形成されたＴａＳｉxＯy である。ＴａＳｉxＯy製の誘電体層３６については、Ｓｉの量は通常３０％である。第２電極である上部電極３７はクロム製薄膜層３８とアルミ製薄膜層３９から構成される。図３の層の代表的な厚さは図２の実施例とほぼ同一である。次に本発明の比較のために、従来技術によるキャパシタを実験例１として、本発明によるキャパシタを実験例２として説明する。
【００１８】
実験例１
広い面積（６ｍｍ2）のキャパシタを通常のスパッタリング法によるＴａ2Ｏ5 フィルムを用いて形成した。そのリーク電流は大きく破壊電界は低かった。
【００１９】
実験例２
陽極酸化処理するＴａ2Ｏ5ＮxとＴａＳｉxＯy の薄膜キャパシタを様々な種類の電極材料を用いて製造し、そのキャパシタの熱的安定性を評価した。Ａｌ，Ｃｒ，ＴｉＮx ，ＴｉＮ，ＴａＮx を対向電極として用いた。ＡｌまたはＣｕのいずれかを抵抗を低減するために電極の上部に堆積した。ＡｌまたはＴｉＮ／Ａｌ製の電極を有するキャパシタは、３５０℃で１時間Ｎ2 雰囲気で熱アニール処理後は性能が劣化した。
【００２０】
図４はＣｒ，ＴｉＮx ，ＴａＮx 製の電極を有し、それぞれが５００ｎｍ厚のＡｌをその上部に有する広い領域（６ｍｍ2 ，７０ｎＦ／ｃｍ2 ）のキャパシタを３５０℃で熱アニールした後の直流Ｉ−Ｖ特性を示す。電極の厚さは２４０ｎｍで、ＴａＮx の窒素含有量は３３％である。図４から分かるように破壊電界は電極毎に異なる。クロム製の電極を有するキャパシタのリーク電流は最低であるが、破壊電界は４ＭＶ／ｃｍ以上で最も高い、これはＴｉＮx とＴａＮx で得られた値の２倍から３倍高いものである。
【００２１】
これは、Ｔａ2Ｏ5Ｎx ／Ｃｒの界面のバリア高さが高いためである。Ｃｒ製の電極を有するアニール処理をしていないキャパシタは、ＴｉＮx 製の電極を有するものに比較して、約５％高いキャパシタンス値を有し、これはＴｉＮx のスパッタ堆積の間の面間反応（interfacial reaction）を示すものである。酸化物における非対称導通（アノード極性とカソード極性）は、窒素ドーピングにより少ない。
【００２２】
ＴｉＮx の上部電極を有するキャパシタの２回のアニールサイクル後のリーク電流と破壊電界は、許容不可能な程度である。ＴａＮx 電極を有するキャパシタの漏れ電流は増加するが、２回のアニールサイクル後では受け入れ可能なものである。Ｃｒ／Ａｌ電極を有するキャパシタは、２回のアニールサイクルの後品質が劣化するが、Ｃｒ／Ｃｕ／Ｃｒ電極を有するキャパシタはそのようなことはない。
【００２３】
破壊電圧は１００Ｖ以上であったものが、９０Ｖに若干減少する。このことはＣｒは酸化物に対し有害なものではなく、キャパシタの品質劣化はＡｌがＣｒ内に拡散することに起因すると思われる。これは使用されるＣｒフィルムが厚くなるにつれて、さらに酸化物中のＮの濃度が高くなることに起因する。
【００２４】
図５は様々な種類の窒素濃度とＣｒ／Ａｌ電極を有するＴａ2Ｏ5Ｎx 製のキャパシタのａｃ特性を表す。これらのキャパシタはＡｌを下に有し、ＴａＮx の下部電極の抵抗を減少させている。同図から分かるようにキャパシタのａｃ特性は１ＭＨｚまで理想的である。
【００２５】
図５に示す窒素濃度は、ＴａＮx フィルム用のものである。陽極化中（anodization）に１００％酸化物に組み込まれたとすると、Ｔａ2Ｏ5 の窒素ドーピングに起因するキャパシタンスの減少は、３３％の窒素まで線形である。キャパシタンスの減少は、０．８％／Ｎ％である。Ｃｒ／Ｃｕ／Ｃｒ電極を有するＴａＳｉxＯyキャパシタも３回の３５０℃で１時間のアニールサイクルまで安定である。破壊電圧は３回のアニールサイクルの後１００Ｖ以上から５０Ｖに減少した。このように窒素のドーピングまたはシリコンのドーピングによりキャパシンタンス密度の減少と引換にキャパシタのリーク電流と熱的安定性が改善される。
【００２６】
これらの実験例は、キャパシンタンス密度（７０ｎＦ／ｃｍ2） のキャパシタは３回のポリイミド硬化熱サイクルまで安定であることを示している。これらのキャパシタは、高度のパッケージングアプリケーション用の集積受動型ネットワーク部品として有効である。Ｃｒ，Ｃｕ，Ａｌ製の電極材料は、経済的な製造が可能となるパッケージ方法と互換性がある。これらキャパシタはキャパシタンスの温度係数が低くかつ高い線形性を有する。
【図面の簡単な説明】
【図１】本発明による薄膜キャパシタの製造方法の各ステップを表すフローチャート図
【図２】図１の方法により製造された薄膜キャパシタの第１実施例の断面図
【図３】本発明の薄膜キャパシタの他の実施例の断面図
【図４】３種類の電極構造を用いた薄膜Ｔａ2Ｏ5Ｎxキャパシタの電流と電圧の関係を表すグラフ
【図５】窒素濃度を変えたＴａ2Ｏ5ＮxキャパシタのＡＣ特性を表す図
【符号の説明】
Ａ 基板を用意する
Ｂ ＴａＮxまたはＴａ2Ｓｉの外部層を有する電極を堆積する
Ｃ この外部層を酸化する
Ｄ クロム製電極を堆積する
２０ 薄膜キャパシタ
２１ シリコン製基板
２２ 酸化シリコン製上部表面
２３ 下部電極（第１電極）
２４ アルミ層
２５ ＴａＮx 層
２６ ＴａＯ5 の誘電体層
２７ 上部電極（第２電極）
２８，３０ クロム製薄膜層
２９ 銅製薄膜層
３０ 薄膜キャパシタ
３１ アルミナ製基板
３３ 下部電極（第１電極）
３４ アルミ層
３５ Ｔａ2Ｓｉ層
３６ 誘電体層
３７ 上部電極（第２電極）
３８ クロム製薄膜層
３９ アルミ製薄膜層
Claims (19)
- （Ａ）絶縁性表面（２２）を有する基板（２１）に支持され、Ａｌ下部層（２４）と前記Ａｌ下部層（２４）上のＴａＮｘ層（２５）とからなる第１電極（２３）と、ここで、ｘはＮの原子比を表し、
（Ｂ）前記第１電極（２３）上に形成されたＮを少なくとも２０％含有するＴａ２Ｏ５Ｎｙからなる誘電体層（２６）と、ここで、ｙはＮの原子比を表し、
（Ｃ）前記誘電体層（２６）上に形成され、前記誘電体層（２６）に接触するクロム層（２８）と、前記クロム層（２８）上の銅層（２９）と、前記銅層（２９）上のクロム層（３０）とからなる第２電極（２７）と
からなることを特徴とする酸化タンタル製薄膜キャパシタ。 - （Ａ）絶縁性表面を有する基板に支持され、Ａｌ下部層と前記Ａｌ下部層上のＴａＮｘ層とからなる第１電極と、ここで、ｘはＮの原子比を表し、
（Ｂ）前記第１電極上に形成されたＮを少なくとも２０％含有するＴａ２Ｏ５Ｎｙからなる誘電体層と、ここで、ｙはＮの原子比を表し、
（Ｃ）前記誘電体層上に形成され、前記誘電体層に接触するクロム層と、前記クロム層上のアルミ層とからなる第２電極と
からなることを特徴とする酸化タンタル製薄膜キャパシタ。 - 前記基板（２１）はシリコンからなり、前記絶縁性表面（２２）は酸化シリコンからなる
ことを特徴とする請求項１または２のいずれかに記載のキャパシタ。 - 前記基板は、絶縁性セラミック材料からなる
ことを特徴とする請求項１または２のいずれかに記載のキャパシタ。 - 前記誘電体層（２６）は、陽極酸化されたＴａＮｘからなる
ことを特徴とする請求項１または２のいずれかに記載のキャパシタ。 - 前記キャパシタの面積は、１ｍｍ２以上である
ことを特徴とする請求項１または２のいずれかに記載のキャパシタ。 - （Ａ）絶縁性表面を有する基板に支持され、Ａｌ下部層と前記Ａｌ下部層上のＴａ２Ｓｉ層とからなる第１電極と、
（Ｂ）前記第１電極上に形成されたＴａＳｉｘＯｙからなる誘電体層と、ここで、ｘ、ｙはそれぞれＳｉ、Ｏの原子比を表し、
（Ｃ）前記誘電体層上に形成され、前記誘電体層に接触するクロム層と、前記クロム層上の銅層と、前記銅層上のクロム層からなる第２電極と
からなることを特徴とする酸化タンタル製薄膜キャパシタ。 - （Ａ）絶縁性表面を有する基板（３１）に支持され、Ａｌ下部層（３４）と前記Ａｌ下部層（３４）上のＴａ２Ｓｉ層（３５）とからなる第１電極（３３）と、
（Ｂ）前記第１電極（３３）上に形成されたＴａＳｉｘＯｙからなる誘電体層（３６）と、ここで、ｘ、ｙはそれぞれＳｉ、Ｏの原子比を表し、
（Ｃ）前記誘電体層（３６）上に形成され、前記誘電体層（３６）に接触するクロム層（３８）と、前記クロム層（３８）上のアルミ層（３９）とからなる第２電極（３７）と
からなることを特徴とする酸化タンタル製薄膜キャパシタ。 - 前記基板は、絶縁性セラミック材料（３１）からなる
ことを特徴とする請求項７または８のいずれかに記載のキャパシタ。 - 前記基板はシリコンからなり、前記絶縁性表面は酸化シリコンからなる
ことを特徴とする請求項７または８のいずれかに記載のキャパシタ。 - 前記誘電体層（３６）は、陽極酸化されたＴａ２Ｓｉからなる
ことを特徴とする請求項７または８のいずれかに記載のキャパシタ。 - 前記キャパシタの面積は、１ｍｍ２以上である
ことを特徴とする請求項７または８のいずれかに記載のキャパシタ。 - 酸化タンタル製薄膜キャパシタを製造する方法において、
（Ａ）絶縁性表面（２２）を有する基板（２１）を用意するステップと、
（Ｂ）Ａｌ下部層（２４）と前記Ａｌ下部層（２４）上のＴａＮｘ外部層（２５）とからなる第１電極（２３）を前記絶縁性表面（２２）上に堆積するステップと、ここで、ｘはＮの原子比を表し、
（Ｃ）誘電体層（２６）を形成するために、前記ＴａＮｘ外部層（２５）の上面側から所定の深さまでを陽極酸化してＮを少なくとも２０％含有するＴａ２Ｏ５Ｎｙとするステップと、ここで、ｙはＮの原子比を表し、
（Ｄ）前記誘電体層（２６）上に、前記誘電体層（２６）と接触するクロム層（２８）と前記クロム層（２８）上の銅層（２９）と、前記銅層（２９）上のクロム層（３０）とからなる第２電極（２７）を堆積するステップと
からなることを特徴とする酸化タンタル製薄膜キャパシタを製造する方法。 - 酸化タンタル製薄膜キャパシタを製造する方法において、
（Ａ）絶縁性表面を有する基板を用意するステップと、
（Ｂ）Ａｌ下部層と前記Ａｌ下部層上のＴａＮｘ外部層とからなる第１電極を前記絶縁性表面上に堆積するステップと、ここで、ｘはＮの原子比を表し、
（Ｃ）誘電体層を形成するために、前記ＴａＮｘ外部層の上面側から所定の深さまでを陽極酸化してＮを少なくとも２０％含有するＴａ２Ｏ５Ｎｙとするステップと、ここで、ｙはＮの原子比を表し、
（Ｄ）前記誘電体層上に、前記誘電体層と接触するクロム層と前記クロム層上のアルミ層とからなる第２電極を堆積するステップと
からなることを特徴とする酸化タンタル製薄膜キャパシタを製造する方法。 - 酸化タンタル製薄膜キャパシタを製造する方法において、
（Ａ）絶縁性表面を有する基板を用意するステップと、
（Ｂ）Ａｌ下部層と前記Ａｌ下部層上のＴａ２Ｓｉ外部層とからなる第１電極を前記絶縁性表面上に堆積するステップと、
（Ｃ）誘電体層を形成するために、前記Ｔａ２Ｓｉ外部層の上面側から所定の深さまでを陽極酸化してＴａＳｉｘＯｙとするステップと、ここで、ｘ、ｙはそれぞれＳｉ、Ｏの原子比を表し、
（Ｄ）前記誘電体層上に、前記誘電体層と接触するクロム層と前記クロム層上の銅層と、前記銅層上のクロム層とからなる第２電極を堆積するステップと
からなることを特徴とする酸化タンタル製薄膜キャパシタを製造する方法。 - 酸化タンタル製薄膜キャパシタを製造する方法において、
（Ａ）絶縁性表面を有する基板（３１）を用意するステップと、
（Ｂ）Ａｌ下部層（３４）と前記Ａｌ下部層（３４）上のＴａ２Ｓｉ外部層（３５）とからなる第１電極（３３）を前記絶縁性表面上に堆積するステップと、
（Ｃ）誘電体層（３６）を形成するために、前記Ｔａ２Ｓｉ外部層（３５）の上面側から所定の深さまでを陽極酸化してＴａＳｉｘＯｙとするステップと、ここで、ｘ、ｙはそれぞれＳｉ、Ｏの原子比を表し、
（Ｄ）前記誘電体層（３６）上に、前記誘電体層（３６）と接触するクロム層（３８）と前記クロム層（３８）上のアルミ層（３９）とからなる第２電極（３７）を堆積するステップと
からなることを特徴とする酸化タンタル製薄膜キャパシタを製造する方法。 - 前記第１電極の外部層は、反応性スパッタリング法により堆積される
ことを特徴とする請求項１３ないし１６のいずれかに記載の方法。 - 前記（Ｃ）の陽極酸化ステップは、クエン酸を含有する溶液中で実行される
ことを特徴とする請求項１３ないし１６のいずれかに記載の方法。 - 前記誘電体層と接触するクロム層は、スパッタリング法により堆積される
ことを特徴とする請求項１３ないし１６のいずれかに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/814051 | 1997-03-06 | ||
| US08/814,051 US5936831A (en) | 1997-03-06 | 1997-03-06 | Thin film tantalum oxide capacitors and resulting product |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256081A JPH10256081A (ja) | 1998-09-25 |
| JP3768671B2 true JP3768671B2 (ja) | 2006-04-19 |
Family
ID=25214066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04360998A Expired - Fee Related JP3768671B2 (ja) | 1997-03-06 | 1998-02-25 | 酸化タンタル製薄膜キャパシタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5936831A (ja) |
| JP (1) | JP3768671B2 (ja) |
| KR (1) | KR100292707B1 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6023407A (en) * | 1998-02-26 | 2000-02-08 | International Business Machines Corporation | Structure for a thin film multilayer capacitor |
| KR100326269B1 (ko) * | 1998-12-24 | 2002-05-09 | 박종섭 | 반도체소자의고유전체캐패시터제조방법 |
| KR100331271B1 (ko) | 1999-07-01 | 2002-04-06 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| KR100358066B1 (ko) | 1999-06-25 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100335775B1 (ko) | 1999-06-25 | 2002-05-09 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| GB2355113B (en) | 1999-06-25 | 2004-05-26 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
| KR100328454B1 (ko) | 1999-06-29 | 2002-03-16 | 박종섭 | 반도체 소자의 캐패시터 제조 방법 |
| KR100305076B1 (ko) | 1999-07-01 | 2001-11-01 | 박종섭 | 커패시터의 전하저장전극 형성방법 |
| KR100327584B1 (ko) | 1999-07-01 | 2002-03-14 | 박종섭 | 반도체소자의 고정전용량 커패시터 형성방법 |
| KR100331270B1 (ko) | 1999-07-01 | 2002-04-06 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| GB2358284B (en) | 1999-07-02 | 2004-07-14 | Hyundai Electronics Ind | Method of manufacturing capacitor for semiconductor memory device |
| JP3838827B2 (ja) * | 1999-10-05 | 2006-10-25 | 新光電気工業株式会社 | 薄膜コンデンサ素子及びプリント回路基板の製造方法 |
| US6475854B2 (en) | 1999-12-30 | 2002-11-05 | Applied Materials, Inc. | Method of forming metal electrodes |
| US6498364B1 (en) * | 2000-01-21 | 2002-12-24 | Agere Systems Inc. | Capacitor for integration with copper damascene processes |
| DE10010821A1 (de) * | 2000-02-29 | 2001-09-13 | Infineon Technologies Ag | Verfahren zur Erhöhung der Kapazität in einem Speichergraben und Grabenkondensator mit erhöhter Kapazität |
| US6579783B2 (en) | 2000-07-07 | 2003-06-17 | Applied Materials, Inc. | Method for high temperature metal deposition for reducing lateral silicidation |
| JP4529262B2 (ja) * | 2000-09-14 | 2010-08-25 | ソニー株式会社 | 高周波モジュール装置及びその製造方法 |
| US6761963B2 (en) | 2000-09-21 | 2004-07-13 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
| US6890629B2 (en) | 2001-09-21 | 2005-05-10 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
| US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
| US7378719B2 (en) * | 2000-12-20 | 2008-05-27 | Micron Technology, Inc. | Low leakage MIM capacitor |
| US6613641B1 (en) | 2001-01-17 | 2003-09-02 | International Business Machines Corporation | Production of metal insulator metal (MIM) structures using anodizing process |
| JP3792129B2 (ja) | 2001-03-01 | 2006-07-05 | 新光電気工業株式会社 | キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法 |
| US6677254B2 (en) | 2001-07-23 | 2004-01-13 | Applied Materials, Inc. | Processes for making a barrier between a dielectric and a conductor and products produced therefrom |
| US20090004850A1 (en) | 2001-07-25 | 2009-01-01 | Seshadri Ganguli | Process for forming cobalt and cobalt silicide materials in tungsten contact applications |
| JP2005504885A (ja) | 2001-07-25 | 2005-02-17 | アプライド マテリアルズ インコーポレイテッド | 新規なスパッタ堆積方法を使用したバリア形成 |
| US20030029715A1 (en) | 2001-07-25 | 2003-02-13 | Applied Materials, Inc. | An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems |
| US8110489B2 (en) | 2001-07-25 | 2012-02-07 | Applied Materials, Inc. | Process for forming cobalt-containing materials |
| US9051641B2 (en) | 2001-07-25 | 2015-06-09 | Applied Materials, Inc. | Cobalt deposition on barrier surfaces |
| US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
| US6998696B2 (en) | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
| US20050132549A1 (en) * | 2001-11-16 | 2005-06-23 | Wong-Cheng Shih | Method for making metal capacitors with low leakage currents for mixed-signal devices |
| US6620673B1 (en) | 2002-03-08 | 2003-09-16 | Alpine Microsystems, Inc. | Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide |
| JP3910908B2 (ja) * | 2002-10-29 | 2007-04-25 | 新光電気工業株式会社 | 半導体装置用基板及びこの製造方法、並びに半導体装置 |
| US7804678B2 (en) * | 2007-04-25 | 2010-09-28 | Industrial Technology Research Institute | Capacitor devices |
| US20100079929A1 (en) * | 2008-10-01 | 2010-04-01 | Peter Smeys | Cmos compatible integrated high density capacitor structure and process sequence |
| US8018027B2 (en) * | 2009-10-30 | 2011-09-13 | Murata Manufacturing Co., Ltd. | Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor |
| US10340391B2 (en) | 2017-06-29 | 2019-07-02 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264728A (en) * | 1989-11-30 | 1993-11-23 | Kabushiki Kaisha Toshiba | Line material, electronic device using the line material and liquid crystal display |
| JP2897631B2 (ja) * | 1993-12-28 | 1999-05-31 | 日本電気株式会社 | 半導体集積回路装置および製造方法 |
-
1997
- 1997-03-06 US US08/814,051 patent/US5936831A/en not_active Expired - Lifetime
-
1998
- 1998-02-25 JP JP04360998A patent/JP3768671B2/ja not_active Expired - Fee Related
- 1998-03-04 KR KR1019980007041A patent/KR100292707B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100292707B1 (ko) | 2001-07-19 |
| JPH10256081A (ja) | 1998-09-25 |
| KR19980079868A (ko) | 1998-11-25 |
| US5936831A (en) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3768671B2 (ja) | 酸化タンタル製薄膜キャパシタ及びその製造方法 | |
| US6075691A (en) | Thin film capacitors and process for making them | |
| KR100200060B1 (ko) | 높은 캐패시턴스 값을 지니는 탄탈 산화물 캐패시터 | |
| US4959745A (en) | Capacitor and method for producing the same | |
| EP1368822B1 (en) | Rhodium-rich oxygen barriers | |
| TWI248214B (en) | Method for fabricating MIM capacitor | |
| EP0046868A2 (en) | Capacitor structure with dual dielectrics | |
| US20020102809A1 (en) | Method of making a mim capacitor with self-passivating plates | |
| US6894335B2 (en) | Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide | |
| JPH0311635A (ja) | 化合物半導体装置の製造方法 | |
| JPH0745467A (ja) | 誘電体およびこの誘電体を有するキャパシタ | |
| US20110164345A1 (en) | Metal-insulator-metal capacitor and method for manufacturing the same | |
| KR102308177B1 (ko) | 커패시터 및 이를 포함하는 메모리 소자 | |
| Ezhilvalavan et al. | Electrical properties of Ta2O5 thin films deposited on Ta | |
| JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| KR100373819B1 (ko) | 캐패시터및박막캐패시터제조방법 | |
| KR100549566B1 (ko) | 반도체장치의 캐퍼시터 형성방법 | |
| JP2001077309A (ja) | キャパシタ及びその製造方法 | |
| Kola et al. | Thin film resistors and capacitors for advanced packaging | |
| KR20030085822A (ko) | 반도체 소자용 커패시터 제조방법 | |
| WO2024135234A1 (ja) | コンデンサ | |
| JPS60173867A (ja) | 半導体表面に絶縁層を形成する方法 | |
| JPH0746670B2 (ja) | 薄膜キャパシタ | |
| Dueñas et al. | Fabrication of Ta2O5 Thin Films by Anodic Oxidation of Tantalum Nitride and Tantalum Silicide: Growing Mechanisms, Electrical Characterization and ULSI MIM Capacitor Performances | |
| JPH04223335A (ja) | 誘電体薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041026 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050628 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |