JPS63238574A - 液晶表示装置の欠陥検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明の液晶表示装置の各絵素にスイッチング素子を配
置したアクティブマトリックス型液晶表示装置の欠陥検
出方法に関するものである。

従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では、表示コントラストや応答速度が低下する
ことから、各絵素にスイッチング素子を配置したアクテ
ィブマトリックス型液晶表示装置が利用されつつある。

しかしながら前記アクティブマトリックス型液晶表示装
置では数万個以上のスイッチング素子を広面積に配置す
るため、すべてのスイッチング素子を無欠陥に作製する
ことが困難である。そこで特開昭５９−２４２８７６号
公報に記載されるもののようにあらかじめ、−絵素に複
数個のスイッチング素子を配置し、欠陥が発生したスイ
ッチング素子をレーザなどで絵素から切り離すことによ
り無欠陥のアクティブマトリックス型表示装置を作製す
る方法がある。

以下図面を参照しながら従来の液晶表示装置の欠陥検出
方法について説明する。たとえば前記方法として特開昭
６１−２１２８８３がある。

第４図は一絵素に２個の駆動トランジスタを配置したア
クティブマトリックス型液晶表示装置の一部等価回路図
である。第４図においてＳ＝　　（ｊ−１〜ｎ、ただし
ｎは整数）はソース信号線、ＧＪ（Ｊ＝１〜ｍ、ただし
ｍは整数）ＴＭｉ、−ＴＳｉＪ（ｉ−１〜ｍ−１，ｊ＝
１〜ｎ−１，ただしｎ・ｍは整数）は薄膜トランジスタ
、Ｐ、、（ｉ＝１〜ｍ−１，ｊ＝１〜ｎ−１，ただしｎ
−ｍは整数）である、１は電圧源である。まずゲート信
号線Ｇ３に選択電圧■。Ｎを印加し、他のゲート信号線
には非選択電圧Ｖ。ＦＦを印加した状態でソース信号Ｓ
２と８３との間の抵抗を測定する。前記選択電圧Ｖ。８
とはゲート信号線に接続された薄膜トランジスタをオン
状態とさせる電圧であり、非選択電圧■ＯＦＦ　とはゲ
ート信号線に接続された薄膜トランジスタをオフ状態と
させる電圧である。前記抵抗値は、選択電圧■。Ｎによ
り薄膜トランジスタＴＭ２□とＴ　Ｓ　３□がオン状態
となっているが、ソース信号線Ｓ２と３３の間に接続さ
れている他の薄膜トランジスタは非選択電圧■。ＦＦに
よりオフ状態になっているため、短絡欠陥がなければ十
分に大きいはずである。もしこの抵抗値が所定の値より
小さいと、ソース信号線Ｓ２と３３間に接続されている
薄膜トランジスタＴＳ２□またはＴＭ３□にソース・ド
レイン間短絡欠陥があることになる。同様にゲート信号
線Ｇ４に選択電圧Ｖ。Ｎを印加し、他のゲート信号線に
非選択電圧Ｖ。Ｆｌを印加して、ソース信号線Ｓ２と８
３間の抵抗値測定により、薄）模トランジスタＴＳ３□
またはＴＭ、□のソース・ドレイン間短絡欠陥が検出で
きる。

発明が解決しようとする問題点 しかしながら上記のような方法では、たとえば薄膜トラ
ンジスタＴＭ２□あるいはＴＳ３゜のどちらかに欠陥が
あるとしか検出することができず、どちらの薄膜トラン
ジスタに欠陥があるか限定することが不可能であった。

したがって、不良薄膜ｌ・ランジスタをレーザなどによ
り絵素コンデンサから切り離す際も、正常な薄膜トラン
ジスタを含む２個のトランジスタに対しておこなう必要
があり、切断作業に長時間を要し、またレーザによる液
晶表示装置に対する熱的影響も大きくなるという問題点
を有していた。

また、抵抗値測定のさい、正常な薄膜トランジスタ間の
所定の抵抗値は非常に大きい値となる。

したがって抵抗値測定手段と各ソース信号線との接続手
段にリレーなどを用いると、前記リレーなどの絶縁抵抗
が問題となり、測定抵抗値は不安定かつ不正確となる。

したがって薄膜トランジスタのオン電流が微小な場合、
短絡欠陥が生じているのか判定が困難となるおそれがあ
る。

以上の理由により欠陥検出方法としてはきわめて効率の
悪いものであった。

本発明は上記問題点に鑑み、陥落欠陥が生じている薄膜
トランジスタを１つに限定して検出することのできる液
晶表示装置の欠陥検出方法を提供するものである。

問題点を解決するための手段 上記問題点を解決するために本発明の液晶表示装置の欠
陥検出方法は任意の第１のソース信号線に電圧を印加し
、任意のゲート信号線に選択電圧を印加し、前記第１の
ソース信号線に隣接した第２のソース信号線に出力され
る電流を計測し、次に前記選択電圧を印加したゲート信
号線を含む複数のゲート信号線に選択電圧を印加し、前
記第２のソース信号線の電流を計測することにより液晶
表示装置の欠陥位置を検出する方法である。

作用 本発明は上記した方法により、第１のソース信号線に電
圧を印加し、任意のゲート信号線に選択電圧を印加し、
前記第１のソース信号線に隣接した第２のソース信号線
に出力される電流を計測することにより、短絡欠陥が発
生していると思われる薄膜トランジスタの位置を２箇所
に限定することができる。次に前記選択電圧を印加した
ゲート信号線を含む複数のゲート信号線に選択電圧を印
加し、前記第２のソース信号線に出力される電流を計測
することにより、短絡欠陥が発生している薄膜トランジ
スタを検出することができる。

実施例 以下本発明の一実施例の液晶表示装置の欠陥検出方法に
ついで図面を参照しながら説明する。第１図、第２図お
よび第３図はアクティブマトリックス型液晶表示装置の
一部等価回路図である。第１図、第２図および第３図に
おいて２は薄膜トランジスタのソース・ドレイン間短絡
欠陥、３はソース信号線への電圧印加手段、４は電圧計
測手段、５はソース信号線に流れる電流を測定するため
のビックアンプ抵抗である。通常液晶表示装置の欠陥検
出方法はソース信号線Ｓ１に電圧印加手段３により電圧
を印加しておき、まずゲート信号線Ｇ。

に選択電圧Ｖ。Ｎを印加し、ソース信号線Ｓ２の出力電
流を計測し、次にゲート信号線Ｇ２に選択電圧Ｖ。８を
印加するというように準に欠陥検出をおこなう。本実施
例では説明を容易にするため一絵素に着目して説明する
。まずソース信号線Ｓ２に電圧印加手段３により電圧を
印加してお（。次にゲート信号線Ｇ３に選択電圧Ｖ。８
を印加し、他のゲート信号線には非選択電圧Ｖ。ＦＦを
印加する。

その時の状態を第１図に示す。次にソース信号線Ｓ３に
とりつけられたピックアップ抵抗５によりソース信号線
Ｓ３に出力される電流を電圧計測手段４により計測する
。前記電流は、選択電圧■。Ｈにより薄膜トランジスタ
ＴＭ２゜とＴＳ３□がオン状態となっているが、薄膜ト
ランジスタＴＳ２□とＴＭ３□には非選択電圧■。ＦＦ
によりオフ状態となっているため、短絡欠陥２が発生し
ていなければ生じない。したがってピックアップ抵抗５
に生しる電圧はＯ■となる。しかし第１図に示すように
薄膜トランジスタＴＳ、□に短絡欠陥がある場合第１図
の点線で示すように電流経路が生じピックアップ抵抗５
の両端に電圧が測定される。この電圧を■１とする。前
記の場合薄１模トランジスタＴ　：Ａ、Ｊ□にソース、
ドレイン間短絡欠陥が生じていても電流経路が生じピッ
クアップ抵抗５の両端に電圧■１が生じるから、薄膜ト
ランジスタＴＳ２□の短絡欠陥かＴＭ３□の短絡欠陥か
判定不能である。つぎに第２図に示すようにゲート信号
線Ｇ２と６３に選択電圧■。Ｈを印加し、他のゲート信
号線には非選択電圧■。ＦＦを印加した状態で゛ピック
アンプ抵抗の両端の電圧を測定する。この場合、薄膜ト
ランジスタＴ　Ｍ　＋２．　　Ｔ　Ｓ　２□、ＴＭ２□
、ＴＳ、ｌ□がオン状態となるが電流経路は第２図の点
線で示すように１つしかないため、ピンクアップ抵抗５
の両端電圧はＶｌに近い値となる。つぎに第３図に示す
ようにゲート信号線Ｇ３とＧ４に選択電圧Ｖ。）Ｉを印
）ＪＩＩ　Ｌ、他のゲート信号線には非選択電圧■。Ｎ
を印加した状態でソース信号線Ｓ３に接続されたピンク
アンプ抵抗５の両端電圧を測定する。この場合、薄膜ト
ランジスタＴＭ、□、ＴＳ、□、ＴＭ３□、ＴＳ、２が
オン状ｇとなるため、第３図の点線で示すように２つの
電流経路ができる。したがって前記ピックアップ抵抗５
の両端電圧は■１より大きくなる。いまこの電圧を■２
とする。以上のことより、ゲート信号線Ｇ２とＧ：ｌに
選択電圧■。Ｎを印加した時とゲート信号線Ｇ３と６４
に選択電圧Ｖ。、４を印加した時のソース信号線３に流
れる電流、つまりピックアップ抵抗５の両端電圧を比較
することにより薄膜トランジスタＴＳ２□に短絡欠陥が
あることを検出することができる。つまり前記の場合、
ゲート信号線Ｇ３と６４に選択電圧Ｖ。８を印加したと
きにソース信号線Ｓ３に流れる電流がゲート信号線Ｇ３
とＧ４に選択電圧を印加したときにソース信号線Ｓ３に
流れる電流よりも少ない場合は薄膜トランジスタＴ　Ｓ
　ｚ。に、逆の場合はＴＭ、□に欠陥があることを検出
することができる。

なお上述の実施例では任意のゲート信号線に選択電圧■
。９を印加し、ピンクアップ抵抗に電圧Ｖ。

が生じた時点で、２本のゲート信号線に選択電圧を印加
し、短絡欠陥が生している薄膜トランジスタを検出する
としたが、これに限るものではなく、たとえば順次ゲー
ト信号線に選択電圧■。Ｎ印加し、ピックアップ抵抗に
電圧■１が測定された箇所を一時記憶手段に蓄積し、あ
らためて前記記憶手段に蓄積された箇所に対して、２木
のゲート信号線に選択電圧を印加して短絡欠陥が生じて
いる薄膜トランジスタを検出してもよいことは明らかで
ある。

また、上述の実施例では電流検出のためにピンクフッ１
１氏抗を各ソース信号線に接続し、その両端の電圧を計
測するとしたが、なにもこれに限るものでなく、電流を
検出できるものであれば何でもよい。

発明の効果 以上のように本発明はゲート信号線に選択電圧Ｖｏ１１
を印加し、他のゲート信号線には非選択電圧Ｖ　ＯＦＦ
を印加した状態で隣接したソース信号線に流れる電流値
を測定し、次に隣接した複数のゲート信号線に選択電圧
Ｖ。）Ｉを印加し、他のゲート信号線には非選択電圧■
。□を印加した状態でソース信号を流れる電流値を測定
することにより、短絡欠陥トランジスタを検出すること
ができ、ひいてはレーザなどで絵素コンデンサから切り
離す不良３膜トランジスタが必要最小限で済む。また、
本発明は抵抗値を測定しないため、従来の欠陥検出方法
のようにリレーなどの絶縁抵抗の影害かろく、したがっ
て確実な欠陥検出をおこなうことができる。以上のこと
よりその効果は大である。

また、本発明の液晶表示装置の欠陥検出方法は、絵素コ
ンデンサを用いない。したがって液晶表示装置に液晶注
入前の状態であっても明らかに適用可能である。

【図面の簡単な説明】

第１図、第２図、第３図は本発明の欠陥検出方法を説明
するためのアクティブマトリックス型液晶表示装置の一
部等価回路図、第４図は従来の欠陥検出方法を説明する
ためのアクティブマトリックス型液晶表示装置の一部等
価回路図である。 Ｓ、〜Ｓ、ｌ・・・・・・ソース信号線、Ｇ、〜Ｇヨ・
・・・・・ゲート信号線、Ｔ　Ｓ　＋　＋〜Ｔ　Ｓ　ｔ
ｈ−Ｉｎ−＋・ＴＭ、、〜ＴＭ、−１７，・・・・・・
薄膜トランジスタ、Ｐ　ＩＩ〜Ｐｍ−１゜−４・・・・
・・絵素コンデンサ、１・・・・・・電圧源、２・・・
・・・短絡欠陥、３・・・・・・電圧印加手段、４・・
・・・・電圧計測手段、５・・・・・・ピックアップ抵
抗。 代理人の氏名　弁理士　中尾敏男　はか１名第２図 ｖＩａ図

Claims (1)

【特許請求の範囲】
1. 一絵素に複数個の駆動用トランジスタが作製されたアク
   ティブマトリックス型液晶表示装置にあって、任意の第
   １のソース信号線に電圧を印加し、任意のゲート信号線
   に選択電圧を印加し、他のゲート信号線には非選択電圧
   を印加した状態で前記第１のメース信号線に隣接した第
   ２のソース信号線に出力される電流を計測し、次に前記
   選択電圧を印加したゲート信号線を含む複数のゲート信
   号線に選択電圧を印加し、他のゲート信号線には非選択
   電圧を印加した状態で前記第２のソース信号線に出力さ
   れる電流を計測することにより液晶表示装置の欠陥位置
   を検出することを特徴とする液晶表示装置の欠陥検出方
   法。