JPS63246782A - 液晶表示装置の欠陥検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、液晶表示装置の各絵素にスイッチング素子を
配置したアクティブマトリックス型液晶表示装置の欠陥
検出方法に関するものである。

従来の技術 近年、液晶表示装置の絵素数増大に伴って、走査線数が
増え、従来から用いられている単純マトリックス型液晶
表示装置では、表示コントラストや応答速度が低下する
ことから、各絵素にスイッチング素子を配置したアクテ
ィブマトリ、クス型液晶表示装置が利用されつつある。

しかしながら前記アクティブマトリックス型液晶表示装
置では数万個以上のスイッチング素子を広面積に配置す
るため、すべてのスイッチング素子を無欠陥に作製する
ことが困難である。そこで特開昭５９−２４２８７６号
公報に記載されるもののようにあらかじめ、一絵素に複
数個のスイッチング素子を配置し、欠陥が発生したスイ
ッチング素子をレーザなどで絵素から切り離すことによ
り無欠陥のアクティブマトリックス型液晶表示装置を作
製する方法がある。

以下図面を参照しながら従来の液晶表示装置の欠ｌ１１
ｉｉ検出方法について説明する。たとえば前記方法とし
て特開昭６１−２１２８８３号公報がある。

第６図は一絵素に２個の駆動トランジスタを配置したア
クティブマトリックス型液晶表示装置の一部等価回路図
である。第６図において５Ｊ（ｊ＝ｌ−ｎ、ただしｎは
整数）はソース信号線、Ｇｌ　　（ｉ＝１〜ｍ、ただし
ｍは整数）　、ＴＭ、、。

Ｔ　Ｓ　Ｉ　Ｊ　（ｉ　−１＝　ｍ　　１．３　＝　１
〜ｎ　　１　、ただしｎ・ｍは整数）は薄膜トランジス
タ、ＰＩＪ（ｉ＝１〜ｍ−１，ｊ＝１〜ｎ−１，ただし
ｎ・ｍは整数）である１はゲート電圧印加手段、まずゲ
ート信号線Ｇ８に選択電圧Ｖ。Ｎを印加し、他のゲート
信号線には非選択電圧■。ＦＦを印加した状態でソース
信号Ｓ２と８８との間の抵抗を測定する。前記選択電圧
Ｖ。Ｎとはゲート信号線に接続された薄膜トランジスタ
をオン状態とさせる電圧であり、非選択電圧Ｖ。ＦＦと
はゲート信号線に接続された薄膜トランジスタをオフ状
態とさせる電圧である。また選択電圧を正電圧、非選択
電圧を負電圧とする。前記抵抗値は、選択電圧ｖｏＮに
より薄膜トランジスタＴＭ、とＴｓ３ｔがオン状態とな
っているが、ソース信号線ｓ２とＳ３の間に接続されて
いる他の薄膜トランジスタは非選択電圧ＶＯＦ　Ｆによ
りオフ状態になっているため、短絡欠陥がなければ十分
に大きいはずである。もしこの抵抗値が所定の値Ｒ０よ
り小さいと、ソース信号線Ｓ２と８３間に接続されてい
るＦｉｌ膜トランジスタＴＳｒ１またＴ　Ｍ　ｓ　ｔに
ソース・ドレイン間短絡欠陥があることになる。同様に
ゲート信号線Ｇ４に選択電圧Ｖ。Ｎを印加し、他のゲー
ト信号線に非選択電圧Ｖ。ＦＦを印加して、ソース信号
線Ｓ２と８８間の抵抗値測定により、薄膜トランジスタ
ＴＳ３！またはＴＭ４．のソース・ドレイン間短絡欠陥
が検出できる。

発明が解決しようとする問題点 しかしながら上記のような方法では、薄膜トランジスタ
のソース・ドレイン間の短絡欠陥は検出できるが薄膜ト
ランジスタのゲート・ドレイン間短絡欠陥は全く検出す
ることができなかった。また抵抗値測定のさい、正常な
薄膜トランジスタ間の所定の抵抗値は非常に大きい値と
なる。したがって抵抗値測定手段と各ソース信号線との
接続手段にリレーなどを用いると前記リレーなどの絶縁
抵抗が問題となり、測定抵抗値は不安定かつ不正確とな
る。したがって′ｒｉＩ膜トランジスタのオン電流が微
小な場合短絡欠陥が生じているのか判定が困難となるお
それがあるという問題点を有していた。

本発明は上記問題点に鑑み、薄膜トランジスタのゲート
・ドレイン間の短絡欠陥が検出でき、かつ欠陥の検出を
確実におこなえる液晶表示装置の欠陥検出方法を提供す
るものである。

問題点を解決するための手段 上記問題点を解決するため本発明の液晶表示装置の欠陥
検出方法は任意のゲート信号線に選択電圧を印加し他の
ゲート信号線には非選択電圧を印加した状態で、隣接し
た複数のソース信号線に流れる電流を計測し、かつ選択
電圧を印加するゲート信号線を順次走査することにより
液晶表示装置の欠陥を検出するものである。

作用 本発明は上記した方法により以下のとおりとなる。まず
任意のゲート信号線に選択電圧Ｖ。Ｎを印加し他のゲー
ト信号線には非選択電圧Ｖ。ＦＦを印加する。もし薄膜
トランジスタにゲート・ドレイン短絡欠陥が生じていれ
ばソース信号線に正電圧または負電圧があられれる０次
に前記選択電圧Ｖ。Ｎを印加したゲート信号線を１ゲ一
ト信号線シフトさせれば、前記ソース信号線に隣接した
ソース信号線に上記とは逆の電圧つまり正電圧であった
場合は負電圧、負電圧であった場合は正電圧があられれ
ることより欠陥位置を検出できる。

実施例 以下本発明の一実施例の液晶表示装置の欠陥検出方法に
ついて、図面を参照しながら説明する。

第１図から第５図までは、本発明の液晶表示装置の欠陥
検出方法を説明するためのアクティブマトリックス型液
晶表示装置の一部等価回路図である。

第１図から第５図において２は短絡欠陥、３ａ。

３ｂは電圧計測手段、Ｒ１−Ｒ６はピックアンプ抵抗で
ある０通常欠陥検出の方法はまずゲート信号１％ｌＧ、
に選択電圧Ｖ。Ｎを印加し、次にソース信号線に流れる
電流を計測し、ゲート信号線Ｇ２に選択電圧Ｖ。Ｎを印
加しソース信号線に流れる電流を計測し、ゲート信号線
Ｇ８に選択電圧ｖｏＮを印加するというように順に欠陥
検出をおこなう。本実施例では説明を容易にするため一
絵素に着目して説明する。まず薄膜トランジスタＴＳ、
、の欠陥検出方法について説明する。ゲート信号線Ｇ１
に選択電圧Ｖ。Ｎを印加し他のゲート信号線には非選択
電圧Ｖ。ＦＦを印加する。その時の状態を第１図に示す
０次にソース信号線Ｓ２およびソース信号線Ｓａに流れ
る電流を各ソース信号線に接続されたピックアップ抵抗
を用いて電圧計測手段３ａ、３ｂで計測する。第１図の
状態の場合、薄膜トランジスタＴＳＩ！がオン状態とな
るが電流経路は生じないのでピンクアンプ抵抗の両端に
は電圧は生じない０次に第２図に示すように、選択電圧
■。Ｎを印加するゲート信号線を一信号線シフトさせ、
ゲート信号線Ｇ２に選択電圧を印加する。すると薄膜ト
ランジスタＴＳ。

がオン状態となりかつ短絡欠陥２が生じているため、第
２図点線で示すようにゲート電圧印加手段ｌ→短絡欠陥
２−ビックアンプ抵抗Ｒ２に流れる電流経路が生じ、ビ
ックアンプ抵抗Ｒ２の両端には正電圧ｖ１が発生する０
次に第３図に示すように、選択電圧Ｖ。Ｎを印加するゲ
ート信号線をシフトさせ、ゲート信号線Ｇ３に選択電圧
Ｖ。Ｎを印加する。すると薄膜トランジスタＴＭ、がオ
ン状態となりかつ短絡欠陥２が生じているため、第３図
点線で示すようにピックアップ抵抗Ｒ８−薄膜トランジ
スタＴＭ、→ゲート電圧印加手段１に流れる電流経路が
生じ、ピンクアップ抵抗Ｒ３の両端には負電圧ｖ２が発
生する０以上のことよりゲート信号線Ｇ１に選択電圧Ｖ
。Ｎを印加し、ソース信号線ＳＪ接続されたピンクアン
プ抵抗ＲＪの両端に正電圧が計測され、次にゲート信号
線Ｇ１や１に選択電圧Ｖ。Ｎを印加し、ソース信号線Ｓ
１＋１に接続されたピックアップ抵抗Ｒ３＋、の両端に
負電圧が計測されれば、薄膜トランジスタＴＳ、、に短
絡欠陥が発生していることを検出できる。

次に薄膜トランジスタＴＭ、、の欠陥検出方法について
説明する。まず第４図に示すようにゲート信号線Ｇ２に
選択電圧Ｖ。Ｎを印加し他のゲート信号線には非選択電
圧Ｖ。ｐｐを印加する。すると薄膜トランジスタＴＳＭ
がオン状態となり、かつ短絡欠陥２が生じているために
第４図の点線が示すようにピックアップ抵抗Ｒ，Ｉ−４
薄膜トランジスタＴＳ、−短絡欠陥２→ゲ一ト電圧印加
手段ｌに流れる電流経路が生じる。したがってピックア
ップ抵抗Ｒ２の両端には負電圧ｖ８が計測される０次に
第５図に示すように選択電圧Ｖ。Ｎを印加するゲート信
号線をシフトさせ、ゲート信号線Ｇ、ｌに選択電圧Ｖ。

Ｎを印加する。すると薄膜トランジスタＴＭ、がオン状
態になり、かつ短絡欠陥２が生じているため第５図の点
線で示すようにゲート電圧印加手段−短絡欠陥２−ピン
クアンプ抵抗Ｒ３に流れる電流経路が生じ、ピックアッ
プ抵抗Ｒ３の両端には正電圧ｖ４が発生する０以上のこ
とより、ゲート信号線Ｇ１に選択電圧■。、を印加し、
ソース信号線ＳＪに接続されたピンクアンプ抵抗ＲＪの
両端に負電圧が計測され、次にゲート信号線Ｇ６．１に
選択電圧Ｖ。Ｎを印加し、ソース信号線ＳＪ＋Ｉに接続
されたピンクアップ抵抗Ｒ４゜１の両端に正電圧が計測
されれば、薄膜トランジスタＴＭ、、に欠陥が発生して
いることを検出できる。

なお上述の実施例では選択電圧を印加するゲート信号線
を順次走査するとしたが、あらかじめおおよその欠陥位
置がわかっている場合、前記欠陥位置の近傍のみに本発
明の欠陥検出方法をおこなってもよいことはあきらかで
ある。

また選択電圧を印加するゲート信号線を６ｌ−Ｇ２→Ｇ
８・・・・・・のようにシフトさせ検査を行うように表
現したが、この逆でもよい。

またピンクアップ抵抗を用いて電流を検出するとしたが
なんらこれに限るものではなく、電流を検出できるもの
であれば何でもよい。

また本発明の欠陥検出方法は絵素コンデンサを用いない
から、液晶表示装置の液晶注入前の状態であっても本発
明の欠陥検出を適用できることは明らかである。

また上述の実施例では２本のソース信号線に流れる電流
を計測するとしたが、これに限定するものではな（、た
とえばゲート信号線に選択電圧■。、を印加し、すべて
のソース信号線の出力電流を測定し、前記出力電流を一
時記憶手段に記憶し、その後欠陥位置を判定してもよい
ことは明らかである。

発明の効果 以上のように本発明の液晶表示装置の欠陥検出方法は、
任意のゲート信号線に選択電圧を印加し他のゲート信号
線には非選択電圧を印加した状態で、隣接した複数のソ
ース信号線に流れる電流を計測することにより欠陥位置
を検出するものであるから、従来の方法では不可能であ
った薄膜トランジスタのゲート・ドレイン間短絡欠陥を
検出することができ、また抵抗値測定手段を用いないた
め従来のように抵抗値測定手段とソース信号線間の接続
手段の絶縁抵抗の影響がなく、したがって確実な欠陥検
出をおこなうことができ、その効果は大である。

【図面の簡単な説明】

第１図〜第５図は本発明の欠陥検出方法を説明するため
のアクティブマトリックス型液晶表示装置の一部等価回
路図、第６図は従来の欠陥検出方法を説明するためのア
クティブマトリックス型液晶表示装置の一部等価回路図
である。 Ｓ１〜Ｓ５・・・・・・ソース信号線、０１〜Ｇ５・旧
・・ゲート信号線、Ｔ　Ｓ　、、〜ＴＳ４４．ＴＭ、、
〜ＴＭ、。 ・・・・・・薄膜トランジスタ、ＰＩＩ〜Ｐ４４・・・
・・・絵素コンデンサ、Ｒ１−Ｒ５・・・・・・ピック
アップ抵抗、１・・・・・・ゲート電圧印加手段、２・
・・・・・短絡欠陥、３ａ。 ３ｂ・・・・・・電圧計測手段。 代理人の氏名　弁理士　中尾敏男　はか１名実　２　図 ｐｓ　３図 ２″５４　図 第　５　図 第６図

Claims (2)

【特許請求の範囲】
1. （１）一絵素に複数個の駆動用トランジスタが作製され
   たアクティブマトリックス型液晶表示装置であって、任
   意のゲート信号線に選択電圧を印加し他のゲート信号線
   には非選択電圧を印加した状態で、隣接した複数のソー
   ス信号線に流れる電流を計測することにより液晶表示装
   置の欠陥位置を検出することを特徴とする液晶表示装置
   の欠陥検出方法。
2. （２）選択電圧を印加するゲート信号線を順次走査する
   ことを特徴とする特許請求の範囲第（１）項記載の液晶
   表示装置の欠陥検出方法。