JPS63226952A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63226952A
JPS63226952A JP62058859A JP5885987A JPS63226952A JP S63226952 A JPS63226952 A JP S63226952A JP 62058859 A JP62058859 A JP 62058859A JP 5885987 A JP5885987 A JP 5885987A JP S63226952 A JPS63226952 A JP S63226952A
Authority
JP
Japan
Prior art keywords
cap
semiconductor device
heat
plate
sealing part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62058859A
Other languages
English (en)
Inventor
Norishige Kikuchi
菊地 哲慈
Kanji Otsuka
寛治 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP62058859A priority Critical patent/JPS63226952A/ja
Publication of JPS63226952A publication Critical patent/JPS63226952A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置における放熱性改良技術に関する。
〔従来の技術〕
ビングリッド7にイパックージの一形態に、方形のプリ
ント配線基板上に方形の半導体チップを取り付け、当該
チップの電極と当該基板配線とをワイヤボンディングし
、当該基板上にダム(ボッティング枠)を立設し、該ダ
ムにより区画された内部にシリコーン系ゲル(封止材料
)をボッティングし、熱硬化させ、少なくとも当該チッ
プ表面を当該ゲルよりなる硬化体により被覆し、前記ダ
ム上にキャップを取り付けし、前記基板の裏面にリード
ビンを複数垂設した主要構造をもつビングリッドアレイ
型プラスチックパッケージがある。
なお、ピングリッドアレイ型プラスチックパッケージに
ついて述べた特許の例としては、本出願に係る特願昭6
1−117371号明細書があげられる。
〔発明が解決しようとする問題点〕
しかるに、当該ビングリッドアレイ型パッケージにおい
ては、シリコーンゲルにより半導体チップが被覆されて
いることや当該チップが熱伝導性の低い樹脂基板である
プリント配線基板上に取り付けられていることから、半
導体チップから発生した熱が逃げにくく、特に、キャッ
プと当該ゲル表面との間に空隙が存在する場合放熱性が
悪くなる。
そのため、消費電力が大きく、発熱量の比較的大なるバ
イポーラなどのチップを搭載することが難しくなる。
本発明は半導体装置におけるかかる放熱性を改善するこ
とができる技術を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかくなるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
本発明では、当該ビングリッドアレイ型プラスチックパ
ッケージにおいて、シリコーンゲルの表面とキャップ内
面との間の空隙に、形状記憶合金よりなる曲げ加工を施
した板を介在させるようにする。
〔作用〕
当該曲げ加工を施した板は形状記憶合金より成るので、
熱処理により元の形状である伸長した形状なよび戻され
、板バネの如く機能し、シリコーンゲル表面を押圧し、
当該ゲルとキャップとを連結する。
そのため、半導体チップから発生した熱が、シリコーン
ゲル、当該板(以下板バネといつ)、キャップを経由し
て、当該キャップから放熱され、放熱性の良いビングリ
ッドアレイ型プラスチックパッケージを得ることができ
る。
〔実施例〕
次に、本発明を、図面に示す実施例に基づいて説明する
第1図および第2図はそれぞれ本発明の実施例を示すビ
ングリッドアレイ型プラスチックパッケージの断面図で
、当該実施例に示すように、キャップfllの内面に形
状記憶合金よりなる板バネ(2)を取着する。
第1図は熱処理前の当該プラスチックパッケージで、当
該板バネ(2)は未だ伸長し、ない状態にある。
第2図は熱飽埋後の当該パッケージで、板バネ(2)は
熱処理により元の記憶をよび戻され、伸長し、シリコー
ンゲルよりなる封止部(3)表面を押圧する。
板バネ(2)を構成する板材には、薄板バネに使用され
るようなものが用いられる。
板バネ(2)は、例えば第4図や第5図に示すように、
ポンチ(4)とダイス(5)を使って、薄板(6)を曲
げ加工する曲げ型による方法により製造することができ
、第4図はV形に曲げ加工する場合を、第5図はU字形
に曲げ加工する場合をそれぞれ示しである。また、当該
板バネ(2)は、第3図に示すように、曲げ専用機械例
えば曲げロール機(力により、丸め加工することにより
製造できる。
第4図に示すような■膨曲げ加工により製造された板バ
ネ(2)〔第7図参照〕や第3図に示すような丸め加工
により製造された板バネ(2)を、上記のようにキャッ
プ(11の内面に取着しておく。
第6図は当該丸め加工による板バネ(2)をキャップ+
11の内面(8)に取着してなる例を示しである。
この取着は、接着剤や溶接などの各種の方法により可能
である。
当該板バネ(2)を構成する形状記憶合金としては適宜
の温度あるいは応力の下でマルテンサイトとして知られ
ている卑子配列に変態および逆変態できるような結晶構
造をもつものであれば各種の合金が適用できる。ニチノ
ールとして知られているニッケル(1’J i )−チ
タy(Ti)合金、AuCd、Cu−14A−61,6
N i 、 Cu、AA、Cu−41Znなどの合金が
例示される。
本発明に係る半導体装置は例えば次のようにして製造す
ることができる。
第1図および第2図に示すように、樹脂基板(9)の上
面に半導体素子(チップ)αOを接合材料αυにより固
着する。
樹脂基板(9)は、例えばガラスエポキシ基板を用いた
プリント配線基板により構成される。
半導体素子(チップ)Olは、例えばシリコン単結晶基
板から成り、周知の技術によってこのチップ内には多数
の回路素子が形成され、1つの回路機能が与えられてい
る。回路素子の具体例は1例えばMOS)ランジスタか
ら成り、これらの回路素子によって、例えば論理回路お
よびメモリの回路機能が形成されている。
接合材料αυには、例えば合成樹脂系接着剤が使用され
る。
当該チップαOと当該基板(9)上の導体パターンa3
とを、周知のワイヤボンディング技術により、例えばA
l線よりなるコネクタワイヤ(13を用いて、ワイヤボ
ンディングする。
この導体パターン(17Jは、その図示が省略されてい
るが、ガラスエポキシ基板(9)の裏面から垂直方向に
立設されたリードビン(14との間で導通がとられる。
リードビンIは、例えば金属製で、当該基板(9)の裏
面から複数基盤目状に配設され、プラグイン実装可能な
ように構成されている。
ガラスエポキシ基板(9)の上には、接合材料例えばシ
リコーンゴム系接着剤α9を用いて、ボッティング枠Q
l19を接合する。
該ポツティング枠αe内に;第1図に示すように、シリ
コーン系ゲルを、ポツティング技術により流し込み形成
する。
以下余白 本発明に使用されるシリコーン系ゲルとしては、従来エ
レクトロニクスあるいはオプティカルファイバー用シリ
コーンコーディング剤として市販されていたものを使用
でき、例えばシリコーンゲルはICメモリのンフトエラ
一対策用として用いられていた。
本発明はこれを封止材料として使用せんとするものであ
る。
ゲルは、その加熱硬化前はリキッド状態であり、1液タ
イプ、2液タイプがあり、例えば主剤と硬化剤とからな
る2液タイプの場合、これらを混合すると反応硬化(架
橋反応)し、硬化物を得る。
硬化システムとしては次の反応式で示す様に、縮合型、
付加型、紫外線硬化型がある。
縮合型 Cat : Sn −Ti系触媒 R:例えばアルキル基 (以下同じ) 付加型 紫外線硬化型 硬化物を得るに、加熱(ベーク)するとゴム化が進む。
本発明に使用されるシリコーン系ゲルはシリコーンゴム
やシリコーンオイルと異なり架橋密度の低いものである
例えば架橋密度の大小からみるとゴムが架橋密度が一番
大で、その下がゲル、さらに、その下がオイルというこ
とになる。
架橋密度は一般に針入度計を用いて測定され、針入度計
についてはJISK2808に規定され、それに使用さ
れる針についてはASTMD1321に規格がある。
針入度からみて、一般に、ゲルは40〜200關の範囲
、オイルは4QIIm以下であり、ゲルの硬化反応の促
進によりゴム化が起こり、ゴムと称されているものは一
般に針入度200I富以上である。
本発明に使用されるシリコーン系ゲルには前記の如(、
市販のものが使用され、例えば信越化学工業社製KJR
9010,X−35−100、東しシリコーン社製JC
R6110などが使用できる。
上記X−35−100(A(主剤)、B(硬化剤)2液
タイプ、針入度100〕の硬化反応機構は白金付加型で
、2液低温高温用ゲルで一75〜250℃の温度範囲で
使用できる。
ボッティング枠(ダム)16は、前記のごとくリキッド
状の加熱硬化前ゲルの流れ止め用として使用される。
かくして、形成されたシリコーン系ゲルにより封止部3
は、水分を水分子として透過するが、水膜を形成せず、
したがって耐湿性に優れている。
それ数本発明では、耐湿性に優れたプラスチック製PG
Aが得られる。当該シリコーン系ゲルによる封止部3は
柔軟である。その為、半導体素子α〔を外部環境から機
械的に保護するためにキャップ(1)を前記と同様の接
合材料Q7)Kより、ダムae上に取付けする。
これらダムQ61やキャップ(1)は、例えば金属によ
り構成され、その具体例としてAIKより構成されてい
るものが例示される。
前述のように、本発明ではキャップ(1)の内面に、例
えば第6図に示すように、板バネ(2)を取着しておく
。第1図に示すように、当該板バネ(2)はシリコーン
ゲルよりなる封止部(3)の表面とキャップ(1)の内
面(8)との間の空隙QICK介在している。
このように、キャップ(11取付後に熱処理すると、第
2図に示すように、当該板バネ(2)が伸長しシリコー
ンゲルよりなる封止部(3)の表面を押圧し、当該封止
部(31に凹部を形成する。
本発明によれば、キャップ(1)の内面(8)に、形状
記憶合金よりなる放熱用の曲げ加工した板(板バネ)1
21を取付けるようにし、この板バネ(2)の伸長によ
り、封止部(3)とキャップ(1)との間を当該伸長し
た板バネ(2)により連結したので、当該素子α〔表面
が伝熱の悪いシリコーンゲルよりなる封止部(3)によ
り被覆され、かつ、キャップ(11と封止部(3)との
間に空隙081があるような場合にあっても、半導体素
子Qlからの熱が当該板バネ(2)を介してキャップ(
1)から放熱することかでき、ピングレッドアレイ型プ
ラスチックパンケージの放熱性を向上させることができ
5発熱量の大なるチップ を搭載した場合く有効な技術
とすることかできた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな(、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例ではシリコーンゲルを熱硬化させ、
さらに、接合材料α7)Kよりキャップ(1)を取付け
た後に、板バネ(2)を伸長させる熱処理を行う例を示
したが、当該接合材料によるキャップ取付時に当該熱処
理を行ってもよい。
また、シリコーンゲルに代えて樹脂などの封止材料を使
用してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるビングリッドアレイ
型プラスチックパッケージについて適用した例を示した
が、ピングリッドプレイ型セラミックパッケージなどの
半導体装置にも適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものKより
て得られる効果を簡単に説明j5れば、下記のとおりで
ある。
丁なわち、本発明によれば放熱性のよい半導体装置を提
供することができた。
【図面の簡単な説明】
第1図は本発明の実施例を示す熱処理剪断面図、第2図
は本発明の実施例を示す熱処理後断面図、第3図〜第5
図はそれぞれ曲げ加工の例を示す説明図、 第6図は本発明の実施例を示す要部斜視図、第7図は板
バネの一例斜視図である。 1・・・キャップ、2・・・形状記憶合金よりなる放熱
用曲げ板(板バネ)、3・・・封止部、4・・・ポンチ
、5・・・ダイス、6・・・薄板、7・・・曲げロール
機、8・・・キャップの内面、9・・・樹脂基板、10
・・・半導体素子、11・・・接合材料、12・・・導
体パターン、13・・・コネクタワイヤ、14・・・リ
ードピン、15・・・接合材料、16・・・ボッティン
グ枠(ダム)、17・・・接合材料、18・・・空隙。 第3図 第  4  図 第  5  図

Claims (1)

  1. 【特許請求の範囲】 1、ベース上に取り付けた半導体素子の表面を封止材料
    よりなる封止部により被覆し、当該封止部表面とキャッ
    プとの間に空隙を設けた半導体装置において、前記キャ
    ップの内面に形状記憶合金よりなる放熱用曲げ板を取り
    付けして成ることを特徴とする当該板の伸長により半導
    体素子から発生した熱を当該板を介してキャップより放
    熱させるようにした放熱性に優れた半導体装置。 2、半導体装置が、ピングリッドアレイ型プラスチック
    パッケージであることを特徴とする、特許請求の範囲第
    1項記載の半導体装置。
JP62058859A 1987-03-16 1987-03-16 半導体装置 Pending JPS63226952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62058859A JPS63226952A (ja) 1987-03-16 1987-03-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62058859A JPS63226952A (ja) 1987-03-16 1987-03-16 半導体装置

Publications (1)

Publication Number Publication Date
JPS63226952A true JPS63226952A (ja) 1988-09-21

Family

ID=13096432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62058859A Pending JPS63226952A (ja) 1987-03-16 1987-03-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS63226952A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4111247A1 (de) * 1991-04-08 1992-10-22 Export Contor Aussenhandel Schaltungsanordnung
US5247425A (en) * 1991-09-13 1993-09-21 Fuji Electric Co., Ltd. Semiconductor device
US5371753A (en) * 1993-08-26 1994-12-06 Litton Systems, Inc. Laser diode mount
JPH07142647A (ja) * 1993-11-15 1995-06-02 Nec Corp 半導体装置
EP1009079A1 (de) * 1998-11-13 2000-06-14 Contraves Space AG Vorrichtung zur Begrenzung der Temperatur einer Lichtwellen emittierenden Laser-Diode
CN106206493A (zh) * 2016-08-30 2016-12-07 深圳天珑无线科技有限公司 一种封装芯片的散热结构
EP2429273A3 (de) * 2010-09-13 2018-03-07 MELECS EWS GmbH & Co KG Kühlvorrichtung für ein elektrisches Gerät und zugehöriges Herstellungsverfahren

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4111247A1 (de) * 1991-04-08 1992-10-22 Export Contor Aussenhandel Schaltungsanordnung
US5296739A (en) * 1991-04-08 1994-03-22 Export-Contor Aussenhandelsgesellschaft Mbh Circuit arrangement with a cooling member
US5247425A (en) * 1991-09-13 1993-09-21 Fuji Electric Co., Ltd. Semiconductor device
US5371753A (en) * 1993-08-26 1994-12-06 Litton Systems, Inc. Laser diode mount
JPH07142647A (ja) * 1993-11-15 1995-06-02 Nec Corp 半導体装置
EP1009079A1 (de) * 1998-11-13 2000-06-14 Contraves Space AG Vorrichtung zur Begrenzung der Temperatur einer Lichtwellen emittierenden Laser-Diode
EP2429273A3 (de) * 2010-09-13 2018-03-07 MELECS EWS GmbH & Co KG Kühlvorrichtung für ein elektrisches Gerät und zugehöriges Herstellungsverfahren
CN106206493A (zh) * 2016-08-30 2016-12-07 深圳天珑无线科技有限公司 一种封装芯片的散热结构

Similar Documents

Publication Publication Date Title
TW439234B (en) Semiconductor device
US6208519B1 (en) Thermally enhanced semiconductor package
US5471027A (en) Method for forming chip carrier with a single protective encapsulant
JPS62276838A (ja) 半導体装置
JPH06236946A (ja) ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス
JP2001217354A (ja) 半導体チップの実装構造、および半導体装置
JPS63226952A (ja) 半導体装置
KR950004507A (ko) 전력소자용 플라스틱 패키지 구조 및 그 제조방법
JPS62202548A (ja) 半導体装置
JPWO2019102694A1 (ja) 半導体装置
DE10345377B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH06151657A (ja) 半導体装置及びその製造方法
JPS59177951A (ja) 半導体装置
JPS61241947A (ja) 半導体装置
JPS62274755A (ja) 半導体装置
JPS62210651A (ja) 樹脂封止型半導体装置
JPS62194653A (ja) 半導体装置
JP2549659B2 (ja) 半導体装置
JPS55105354A (en) Resin-sealed semiconductor device
JPS6352445A (ja) 半導体装置
DE4102350A1 (de) Zwischenelement zum waermetransfer zwischen integrierten schaltungen und kuehlkoerper in multi-chip-modulen oder chip-on-board-einheiten
JPS6329413B2 (ja)
JPS5629352A (en) Resin-sealed semiconductor device
JPS62104044A (ja) パツシベ−シヨン方法