JPS62104044A - パツシベ−シヨン方法 - Google Patents

パツシベ−シヨン方法

Info

Publication number
JPS62104044A
JPS62104044A JP24450885A JP24450885A JPS62104044A JP S62104044 A JPS62104044 A JP S62104044A JP 24450885 A JP24450885 A JP 24450885A JP 24450885 A JP24450885 A JP 24450885A JP S62104044 A JPS62104044 A JP S62104044A
Authority
JP
Japan
Prior art keywords
framework
resin
insulating resin
dispenser
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24450885A
Other languages
English (en)
Inventor
Fumitsugu Kitano
北野 文紹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24450885A priority Critical patent/JPS62104044A/ja
Publication of JPS62104044A publication Critical patent/JPS62104044A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はICチップのパッシベーション方法に関し、
特にサーマルへ、ド、密着形イメージセンサ等のデバイ
ス基板上に実装した駆動用ICのパッシベーション方法
に関するものである。
〔挿・ニーの技術〕
従来、この種のデバイス基板はデバイス基板全体を樹脂
モールド等によりパ、シベーシ、/できないため、第2
図に示すように、基板2に実装され九駆動ICIのみに
対して枠組みせず、シリコン樹脂あるいはエポキシ樹脂
等の絶縁性樹脂4をディスペンサによシ所望量を滴下し
、パッシベーションしていた。
〔発明が解決しようとする問題点〕
上述した従来のパッシベーション方法は、シリコン樹脂
、エポキシ樹脂等絶縁性樹脂を枠組みせず、ディスペン
サ塗布しているため、所定の面積。
厚さに塗布することが困難であシ、湿度前の環境に対す
る信頼性がとぼしく、また絶縁性樹脂の厚さ制限がある
ユニ、ト構造に対しては他のユニ。
ト部品に接触する欠点があった。
したがって所定の面積、厚さに塗布するために塗布する
絶縁性樹脂に対して駆動用ICおよびデバイス基板との
藺れ性那の制約が生じ、かつ厳しい粘度管理が必要でめ
った。
〔問題点を解決するための手段〕
この発明は上述した従来の欠点をなくシ、駆動用ICに
対して容易に所望の面積、厚さに絶縁性樹脂を塗布し信
頼性の高いパッシベーション方法を提供することが目的
である。
この発明のICチップのパッシベーション方法は、絶縁
性樹脂をディスペンサ塗布するICチ。
フノパ、シベーシ、ン方法においテ、ハ、シヘーション
すべき駆動用ICに対してその周囲に所望の面積、高さ
の枠組みを固定し、シリコン樹脂。
エポキシ樹脂等絶縁性樹脂をディスペンサにより充填し
、加熱硬化後、前記の枠組みを除去することを%徴とす
る。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の断面図である。駆動用IC
Iを一定間隔で実装しワイヤーボンディング接続した密
着形イメージセンブリ基板2に駆動用IC1に対して所
定の面積、厚さに穴があいたテフロン樹脂板の枠組3を
固定する(第1図(a))。
次にディスペンサにより所定量のシリコン樹脂4をテフ
ロン樹脂板の枠組3の穴に充填し、加熱硬化させる(第
1図(b) ) 、加熱硬化後テフロン樹脂板を除去す
る(第1図(C))。これにより、駆動用ICがシリコ
ン樹脂によシバ、シベートされる。
〔発明の効果〕
以上説明したように本発明はテーマルへ、ド。
密着形イメージセンサ等デバイス基板に実装した駆動用
ICに対してその周囲に所望の面積、高さの枠組みを固
定し、シリコン樹脂、あるいはエポキシ樹脂等絶縁性樹
脂をその枠組み内に充填塗布し、加熱硬化抜上の枠組を
除去するパ、シペーシ1ノ方法であるので駆動用ICに
対して所望の面積、厚さに絶縁性樹脂を塗布できる。し
たがってパッシベーション材の絶縁性樹脂は粘度管理を
厳しくする必要がなく、デバイス基板との接着性。
耐環境性のみを重視すれば良く幅広く選択できる効果が
ある。また枠組みの高さによりパッシベーション材の厚
さが一定にできるのでユニ、ト構成するデバイス基板に
対しては他のユニ、ト部品と接触することがない。この
ため耐環境性等に対する信頼性の高いパ、シペーション
の効果を有する。
【図面の簡単な説明】
第1図は本発明のパッシベーション方法を示す断面図で
あり、第2図は従来のパッシベーション方法を示す断面
図である。 l・・・・・・駆動用IC,2・・・・・・基板、3・
・・・・・枠組み、4・−・・・・絶縁性樹脂。 87可rc 第1図 第2 図

Claims (1)

    【特許請求の範囲】
  1. 絶縁性樹脂をICチップにディスペンサ塗布するパッシ
    ベーション方法において、ICチップの周囲に枠組みを
    固定し、絶縁性樹脂をディスペンサにより充填し、加熱
    硬化後前記枠組を除去することを特徴とするパッシベー
    ション方法。
JP24450885A 1985-10-30 1985-10-30 パツシベ−シヨン方法 Pending JPS62104044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24450885A JPS62104044A (ja) 1985-10-30 1985-10-30 パツシベ−シヨン方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24450885A JPS62104044A (ja) 1985-10-30 1985-10-30 パツシベ−シヨン方法

Publications (1)

Publication Number Publication Date
JPS62104044A true JPS62104044A (ja) 1987-05-14

Family

ID=17119717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24450885A Pending JPS62104044A (ja) 1985-10-30 1985-10-30 パツシベ−シヨン方法

Country Status (1)

Country Link
JP (1) JPS62104044A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03145144A (ja) * 1989-10-31 1991-06-20 Sony Corp 回路部品の封止方法
US5068713A (en) * 1988-08-18 1991-11-26 Seiko Epson Corporation Solid state image sensing device
JP2005353922A (ja) * 2004-06-11 2005-12-22 Stanley Electric Co Ltd 電子部品の製造方法
EP4270453A1 (en) * 2022-04-28 2023-11-01 Infineon Technologies AG Method for fabricating a power semiconductor module comprising an encapsulation material with a high thermostability and power semiconductor module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068713A (en) * 1988-08-18 1991-11-26 Seiko Epson Corporation Solid state image sensing device
JPH03145144A (ja) * 1989-10-31 1991-06-20 Sony Corp 回路部品の封止方法
JP2005353922A (ja) * 2004-06-11 2005-12-22 Stanley Electric Co Ltd 電子部品の製造方法
EP4270453A1 (en) * 2022-04-28 2023-11-01 Infineon Technologies AG Method for fabricating a power semiconductor module comprising an encapsulation material with a high thermostability and power semiconductor module

Similar Documents

Publication Publication Date Title
US5811317A (en) Process for reflow bonding a semiconductor die to a substrate and the product produced by the product
US7170188B2 (en) Package stress management
TWI222143B (en) Packaging method for saw element and SAW device having the resin-sealed SAW element
JPS63239827A (ja) 半導体装置
JPH05144875A (ja) 配線基板の実装方法
JPS62104044A (ja) パツシベ−シヨン方法
KR20040014420A (ko) 패키지된 전기 구성 요소 및 전기 구성 요소의 패키지를위한 방법
JPH11168122A (ja) 回路基板への半導体素子の装着方法、及び半導体装置
JP3820674B2 (ja) 樹脂封止型電子装置及びその製造方法
JPH0689914A (ja) 半導体装置の封止方法
JPH01133328A (ja) 半導体素子の封止方法
JPH0691128B2 (ja) 電子機器装置
JPS6258655B2 (ja)
JP2772470B2 (ja) 電子部品の封止方法
JPS58103143A (ja) 電子部品の封止方法
JPS612331A (ja) 半導体素子の樹脂封止方式
JP2000183081A (ja) 半導体装置の製造方法および製造装置
JPH03204944A (ja) 半導体チップの樹脂封止装置
JPS5891662A (ja) 半導体装置の製造方法
JP3895030B2 (ja) 半導体装置用基板及びそれを使用した半導体装置
JPH02237141A (ja) 半導体装置
JPH04298094A (ja) 電子部品の樹脂封止実装方法
JPS62123743A (ja) 半導体装置
JPH05144877A (ja) チツプ部品の実装方法
JPH0964077A (ja) 電子部品の製造方法