JPS63219208A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS63219208A JPS63219208A JP5270887A JP5270887A JPS63219208A JP S63219208 A JPS63219208 A JP S63219208A JP 5270887 A JP5270887 A JP 5270887A JP 5270887 A JP5270887 A JP 5270887A JP S63219208 A JPS63219208 A JP S63219208A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- output
- inverter
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 46
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000000295 complement effect Effects 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0082—Lowering the supply voltage and saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0094—Measures to ensure starting of oscillations
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は１発振回路に係り、特に低消費電力で動作す
る発振回路醗こ関するものである。
る発振回路醗こ関するものである。
従来、この種の発振回路として第２図に示すものがあっ
た。同図において、Ｃ１）はＣＭＯＳインバータ、（２
）は帰還抵抗、（３）は出力抵抗、（４）は発振入力容
量、（５）は発振出力容量、（６）は水晶振動子、（７
）は分周回路群である。
た。同図において、Ｃ１）はＣＭＯＳインバータ、（２
）は帰還抵抗、（３）は出力抵抗、（４）は発振入力容
量、（５）は発振出力容量、（６）は水晶振動子、（７
）は分周回路群である。
次に動作について説明する。ＣＭＯＳインバータＣ１）
、帰還抵抗（２）、出力抵抗（３）からなる増幅回路に
発振入力容量（４）１発振出力容量（５）及び水晶振動
子（６）を接続すると、電源投入後、又は、何らかの原
因による発振停止力解除後１発振が開始し、図のｘｏ４
を端子１分周回路群（７）の中の分周回路１段後Ｅこは
それぞれ第３図（ａｌ、［ｂｌに示す波形が現われる。
、帰還抵抗（２）、出力抵抗（３）からなる増幅回路に
発振入力容量（４）１発振出力容量（５）及び水晶振動
子（６）を接続すると、電源投入後、又は、何らかの原
因による発振停止力解除後１発振が開始し、図のｘｏ４
を端子１分周回路群（７）の中の分周回路１段後Ｅこは
それぞれ第３図（ａｌ、［ｂｌに示す波形が現われる。
第４図にＣＭＯＳインバータ（１１のトランジスタのト
ランスコンダクタンス：βが大の場合（直線イ）と小の
場合（直線口）とに対して、電源電圧：ＶＤＤと消費電
流： Ｉｏｓｃとの関係を示す。図かられかるようにト
ランスコンダクタンス：βカ大キイと発振開始電圧’
ＶＳＴＡ （β大）１発振停止電圧：■ＥＮＤ（β、大
）は小さいが、消費電流：Ｉｏｓｃ（β大）が大きい。
ランスコンダクタンス：βが大の場合（直線イ）と小の
場合（直線口）とに対して、電源電圧：ＶＤＤと消費電
流： Ｉｏｓｃとの関係を示す。図かられかるようにト
ランスコンダクタンス：βカ大キイと発振開始電圧’
ＶＳＴＡ （β大）１発振停止電圧：■ＥＮＤ（β、大
）は小さいが、消費電流：Ｉｏｓｃ（β大）が大きい。
また、トランスコンダクタンス：βが小さいと消費電流
： Ｉｏｓｃ （β小）は小さいが発振開始電圧”８Ｔ
Ａ （β小）１発振停止電圧”ＥＮＤ（β小）が大きい
。また、トランスコンダクタンス：βの犬、小によらず
発振停止電圧’ ＶＥＮＤは発振開始電圧”８ＴＡより
小さいので１度発振を開始させると１発振開始電圧”Ｓ
ＴＡ以下でも発振停止図に示す従来例では発振開始電圧
”ＳＴＡをＶＢより小さくするためにはトランスコンダ
クタンス：βを犬にしなければならない。
： Ｉｏｓｃ （β小）は小さいが発振開始電圧”８Ｔ
Ａ （β小）１発振停止電圧”ＥＮＤ（β小）が大きい
。また、トランスコンダクタンス：βの犬、小によらず
発振停止電圧’ ＶＥＮＤは発振開始電圧”８ＴＡより
小さいので１度発振を開始させると１発振開始電圧”Ｓ
ＴＡ以下でも発振停止図に示す従来例では発振開始電圧
”ＳＴＡをＶＢより小さくするためにはトランスコンダ
クタンス：βを犬にしなければならない。
つまり従来例では−ＶａＴＡ ＝Ｖ８ＴＡ （β大）
。
。
ｖ＝ｖＥＮＤ（β大）、 Ｉｏｓｃ ＝ Ｉｏｓ
ｃ（β大ＮＤ ）となる。すなわち、＠４図の直線イの状態でのみ動作
する。
ｃ（β大ＮＤ ）となる。すなわち、＠４図の直線イの状態でのみ動作
する。
〔発明が解決しようとする問題点〕
従来の発振回路では、電源電圧をＶＢとすると発振開始
電圧”ＳＴＡをそれぞれ以下にするためにはトランジス
タのトランスコンダクタンスβを大きくしなければなら
ず（第４図直線イ）消費電流：Ｉｏｓｃが大きくなって
しまうという問題点があった。
電圧”ＳＴＡをそれぞれ以下にするためにはトランジス
タのトランスコンダクタンスβを大きくしなければなら
ず（第４図直線イ）消費電流：Ｉｏｓｃが大きくなって
しまうという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので発振開始電圧”８ＴＡをＶＢより小さくしても
消費電流Ｉｏｓｃが大きくならない発振回路を得ること
を目的とする。
たもので発振開始電圧”８ＴＡをＶＢより小さくしても
消費電流Ｉｏｓｃが大きくならない発振回路を得ること
を目的とする。
この発明をこ係る発振回路は１分周回路群から正常分周
出力（クロック）が出力されているかいないかを検出す
る動作検出回路を具備し、ざらに。
出力（クロック）が出力されているかいないかを検出す
る動作検出回路を具備し、ざらに。
この動作検出回路の出力により開閉される制御トランジ
スタを直列に接続したＣＭＯＳインバータからなる第２
の増幅回路をｉｇｌの増幅回路と並列接続し、かつ第１
の増幅回路と入出力端を共通に接続したものである。
スタを直列に接続したＣＭＯＳインバータからなる第２
の増幅回路をｉｇｌの増幅回路と並列接続し、かつ第１
の増幅回路と入出力端を共通に接続したものである。
この発明（こおける発振回路は、第１及び第２の増幅回
路の合計によって発振を開始し１発振が安定して分周回
路群からクロックが出力されると。
路の合計によって発振を開始し１発振が安定して分周回
路群からクロックが出力されると。
動作検出回路が検出して出力を出し、第２の増幅回路の
ＣＭＯＳインバータに直列接続されている制御トランジ
スタを非導通にして、第２の増幅回路を切り放し、第１
の増幅回路だけで発振を維持する。
ＣＭＯＳインバータに直列接続されている制御トランジ
スタを非導通にして、第２の増幅回路を切り放し、第１
の増幅回路だけで発振を維持する。
以ド、この発明の一実施例を図について説明する。第１
図に３いて、（８）はｐチャ／ネルＭＯ８形の第１の制
御トランジスタ、（９）はｎチャンネルＭＯ８形の第２
の制御トランジスタ、αＱは第１のＣＭＯＳインバータ
（１）と並列に接続され第１のＣＭＯＳインバータ（１
）と入出力が共通で、第１及び第２の制御トランジスタ
（８） 、 （９）を直列（こ接続した第２のＣＭＯＳ
インバータ、（ロ）は動作検出回路、（６）は＠３のＣ
ＭＯＳインバータである。ただし、第１のＣＭＯＳイン
バータのβをβ小、第２のＣＭＯＳインバータαｑのβ
との合計をβ大とする。その他はＭ２図の従来例と同様
である。
図に３いて、（８）はｐチャ／ネルＭＯ８形の第１の制
御トランジスタ、（９）はｎチャンネルＭＯ８形の第２
の制御トランジスタ、αＱは第１のＣＭＯＳインバータ
（１）と並列に接続され第１のＣＭＯＳインバータ（１
）と入出力が共通で、第１及び第２の制御トランジスタ
（８） 、 （９）を直列（こ接続した第２のＣＭＯＳ
インバータ、（ロ）は動作検出回路、（６）は＠３のＣ
ＭＯＳインバータである。ただし、第１のＣＭＯＳイン
バータのβをβ小、第２のＣＭＯＳインバータαｑのβ
との合計をβ大とする。その他はＭ２図の従来例と同様
である。
出回路θつの出力がＩＬＩなのでｐＭＯ８の第１の制御
トランジスタ（８）にはｌＬｌ信号が、ｎ Ｍ ＯＳの
第２の制御トランジスタ（９）には第３のＣＭＯＳイン
バータ（６）を介してＩＨ１信号が印加されており１両
制御トランジスタ（８１、（９）とも導通している。こ
こで第１のＣＭＯＳインバータ〔１）と＠２のＣＭＯＳ
インバータαＱとのβの合計がβ犬なので１発振開始時
動作は第４図直線イに沿い、消費電流Ｉｏｇｃは従来例
と同じＩｏｓｃ （β大）である。
トランジスタ（８）にはｌＬｌ信号が、ｎ Ｍ ＯＳの
第２の制御トランジスタ（９）には第３のＣＭＯＳイン
バータ（６）を介してＩＨ１信号が印加されており１両
制御トランジスタ（８１、（９）とも導通している。こ
こで第１のＣＭＯＳインバータ〔１）と＠２のＣＭＯＳ
インバータαＱとのβの合計がβ犬なので１発振開始時
動作は第４図直線イに沿い、消費電流Ｉｏｇｃは従来例
と同じＩｏｓｃ （β大）である。
次に発振が開始して分周回路群（７）からクロック今度
は両制御トランジスタ（８） 、 （９）とも非導通と
なり、第２のＣＭＯＳインバータαＱは出力がオープン
となる。つまり、ｉｇｌのＣＭＯＳインバータ（１）だ
けとなり、βがβ小となる。ここで第４図直線口を見る
と、電源電圧ＶＢはＶ８ＴＡ（β小）より小さいがｖＥ
ＮＤ（β小）より大きいので発振は維持され消費電流Ｉ
ｏｓｃもＩｏａｃ （β小）と小さい。つまり、第３図
ｆｄｌ ｆこ示すように、動作検出回路（ロ）がｉｇｌ
を出力した後は第３図ｔｅｌに示すように消費電流Ｉｏ
ｓｃがＩｏｓｃ （β大〕からＩｏｓｃ （β小）に減
る。
は両制御トランジスタ（８） 、 （９）とも非導通と
なり、第２のＣＭＯＳインバータαＱは出力がオープン
となる。つまり、ｉｇｌのＣＭＯＳインバータ（１）だ
けとなり、βがβ小となる。ここで第４図直線口を見る
と、電源電圧ＶＢはＶ８ＴＡ（β小）より小さいがｖＥ
ＮＤ（β小）より大きいので発振は維持され消費電流Ｉ
ｏｓｃもＩｏａｃ （β小）と小さい。つまり、第３図
ｆｄｌ ｆこ示すように、動作検出回路（ロ）がｉｇｌ
を出力した後は第３図ｔｅｌに示すように消費電流Ｉｏ
ｓｃがＩｏｓｃ （β大〕からＩｏｓｃ （β小）に減
る。
すなわち−ｖＳＴＡ −ｖＳＴＡ （／９ 大） ｖ
ＥＮＤ −ＶＥＮＤ（β小） Ｉｏｓｃ−Ｉｏｓｃ
（β小）となる。要するに発振開始時第４図直線イに沿
っていた動作は発振安定後は直線口に移る。
ＥＮＤ −ＶＥＮＤ（β小） Ｉｏｓｃ−Ｉｏｓｃ
（β小）となる。要するに発振開始時第４図直線イに沿
っていた動作は発振安定後は直線口に移る。
なお、上記実施例では発振グ開始することによって、動
作検出回路の出力が’Ｌｌ値から１Ｈ′値になる場合に
ついて述べたがｌＨ′値からＩＬＩ値になる場合も制御
トランジスタへの接続方法を換えれば、同様の効果が得
られる。
作検出回路の出力が’Ｌｌ値から１Ｈ′値になる場合に
ついて述べたがｌＨ′値からＩＬＩ値になる場合も制御
トランジスタへの接続方法を換えれば、同様の効果が得
られる。
また、動作検出回路の入力は１分周回路群の出力を変形
した波形であってもか才わない。
した波形であってもか才わない。
さらに、＠２の増幅回路用の帰還抵抗、出力抵抗を持た
せてもかまわない。
せてもかまわない。
以上のように、この発明によれば、切りはなし可能な＠
２の増幅回路を持たせたので、２つの増幅回路で発振を
開始させ１発振が安定してから第２の増幅回路を切りは
なして第１の増幅回路のみで発振を維持させることが可
能になり、消費電力を低くすることができる。
２の増幅回路を持たせたので、２つの増幅回路で発振を
開始させ１発振が安定してから第２の増幅回路を切りは
なして第１の増幅回路のみで発振を維持させることが可
能になり、消費電力を低くすることができる。
第１図はこの発明の一実施例による発振回路の回路図、
第２図は従来の発振回路の回路図、第３図は従来例、及
びこの発明の一実施例による発振回路の動作説明図、第
４図は従来例、及びこの発明の一実施例による発振回路
の電源電圧と消費電流との関係説明図である。 図に８いて、（１）は第１のＣＭＯＳインバータ（増幅
回路） 、 （７）は分周回路群、（８）は＠１の制御
トランジスタ、（９）は第２の制御トランジスタ、αＱ
は第２のＣＭＯＳインバータ（増幅回路）、ＣＩ）は動
作検出回路である。 なお１図中同一符号は同一、または相当部分を示す。
第２図は従来の発振回路の回路図、第３図は従来例、及
びこの発明の一実施例による発振回路の動作説明図、第
４図は従来例、及びこの発明の一実施例による発振回路
の電源電圧と消費電流との関係説明図である。 図に８いて、（１）は第１のＣＭＯＳインバータ（増幅
回路） 、 （７）は分周回路群、（８）は＠１の制御
トランジスタ、（９）は第２の制御トランジスタ、αＱ
は第２のＣＭＯＳインバータ（増幅回路）、ＣＩ）は動
作検出回路である。 なお１図中同一符号は同一、または相当部分を示す。
Claims (1)
- （１）相補形ＭＯＳ（ＣＭＯＳ）インバータからなる第
１の増幅回路と、 この第１の増幅回路の出力を分周する分周回路群と、 この分周回路群からの正常分周出力を検出する動作検出
回路と、 この動作検出回路の検出出力の有無によつてそれぞれ開
閉される制御トランジスタを介して上記第１の増幅回路
に並列に接続され、ＣＭＯＳインバータからなる第２の
増幅回路とを備えた発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5270887A JPS63219208A (ja) | 1987-03-06 | 1987-03-06 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5270887A JPS63219208A (ja) | 1987-03-06 | 1987-03-06 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63219208A true JPS63219208A (ja) | 1988-09-12 |
Family
ID=12922392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5270887A Pending JPS63219208A (ja) | 1987-03-06 | 1987-03-06 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63219208A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154143A (ja) * | 1993-11-26 | 1995-06-16 | Nec Corp | 発振回路 |
| US6133801A (en) * | 1996-04-23 | 2000-10-17 | Nec Corporation | Crystal oscillation circuit |
| JP2001203534A (ja) * | 1999-12-21 | 2001-07-27 | Eta Sa Fab Ebauches | 温度特性を改善した低周波水晶発振器デバイス |
-
1987
- 1987-03-06 JP JP5270887A patent/JPS63219208A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154143A (ja) * | 1993-11-26 | 1995-06-16 | Nec Corp | 発振回路 |
| US6133801A (en) * | 1996-04-23 | 2000-10-17 | Nec Corporation | Crystal oscillation circuit |
| JP2001203534A (ja) * | 1999-12-21 | 2001-07-27 | Eta Sa Fab Ebauches | 温度特性を改善した低周波水晶発振器デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| JP2770941B2 (ja) | シユミツトトリガ回路 | |
| JPS63219208A (ja) | 発振回路 | |
| US7463742B2 (en) | Signal output circuit | |
| JP3268901B2 (ja) | Ｔ型フリップフロップ回路 | |
| JPH03101410A (ja) | 電圧制御発振回路 | |
| JP3229900B2 (ja) | 水晶発振器 | |
| JPS62107A (ja) | 半導体装置 | |
| JPH04117716A (ja) | 出力回路 | |
| KR100489587B1 (ko) | 시간지연회로 | |
| US6842073B2 (en) | Electronic circuit comprising an amplifier for amplifying a binary signal | |
| JPH0194704A (ja) | 発振回路 | |
| JPS61214817A (ja) | Ｃｍｏｓ集積回路 | |
| JP3130592B2 (ja) | 二相クロック発生回路 | |
| JP2581851B2 (ja) | ヒューズ検出回路 | |
| JPS63253598A (ja) | Ｒｏｍ装置 | |
| JPS61252707A (ja) | ラツチ回路 | |
| JPS6326009A (ja) | 発振回路 | |
| WO1997025772A1 (en) | Single pin oscillator circuit | |
| KR100222397B1 (ko) | 클럭 버퍼장치 | |
| JPH0722910A (ja) | 半導体集積回路 | |
| JP2524399B2 (ja) | 水晶発振回路 | |
| JPH02119405A (ja) | 発振回路 | |
| JP2644556B2 (ja) | 外部制御分周器 |