JPH03101410A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPH03101410A JPH03101410A JP23702189A JP23702189A JPH03101410A JP H03101410 A JPH03101410 A JP H03101410A JP 23702189 A JP23702189 A JP 23702189A JP 23702189 A JP23702189 A JP 23702189A JP H03101410 A JPH03101410 A JP H03101410A
- Authority
- JP
- Japan
- Prior art keywords
- source
- mos
- channel mos
- inverter
- cmos inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リングオンレータ・タイプ電圧制御発振回路
において、特にインバータを多段に接続する場合に、回
路構成素子数を低減することができ、ＬＳＩ化に好適で
ある。
において、特にインバータを多段に接続する場合に、回
路構成素子数を低減することができ、ＬＳＩ化に好適で
ある。
従来の回路は、特開昭５６−８６５０９号公報に記載の
ように、インバータ各段に、制御電圧により、電流値が
変化する電流源が付加されている。
ように、インバータ各段に、制御電圧により、電流値が
変化する電流源が付加されている。
［発明が解決しようとする課題〕
上記従来技術は、ｖＣＯの発振周波数を、可変させるた
めに、インバータを構成しているｎ−ＭＯＳ又は、Ｐ−
ＭＯＳのソース側のどちらか一方又は、両方に、制御電
圧により、電流値が変化する電流源を付加する必要があ
る。
めに、インバータを構成しているｎ−ＭＯＳ又は、Ｐ−
ＭＯＳのソース側のどちらか一方又は、両方に、制御電
圧により、電流値が変化する電流源を付加する必要があ
る。
このため、インバータの段数が多くなると、それに対し
て、電流源の数も多くなり、ＬＳＩ化する時など、チッ
プ面積が大きくなる問題があった。
て、電流源の数も多くなり、ＬＳＩ化する時など、チッ
プ面積が大きくなる問題があった。
本発明の目的は上記問題点を解決することにある。
上記目的を達成するために、インバータを構成している
。ｎ−ＭＯＳ又は、Ｐ −Ｍ ＯＳの少なくともどちら
か一方のソース側に、ソースフォロワ（エミッタフォロ
ワ）を接続し、ソースフォロワのゲート電圧（エミッタ
フォロワのベース電圧）を変化させることにより、ｎ−
ＭＯＳのソースと、Ｐ−ＭＯＳのソース間の電位差を変
化させる。
。ｎ−ＭＯＳ又は、Ｐ −Ｍ ＯＳの少なくともどちら
か一方のソース側に、ソースフォロワ（エミッタフォロ
ワ）を接続し、ソースフォロワのゲート電圧（エミッタ
フォロワのベース電圧）を変化させることにより、ｎ−
ＭＯＳのソースと、Ｐ−ＭＯＳのソース間の電位差を変
化させる。
以上のことより、ｎ段のインバータで構成された電圧制
御発振回路のｎ個の電流源を取り除き、回路構成規模を
小さくすることができる。
御発振回路のｎ個の電流源を取り除き、回路構成規模を
小さくすることができる。
ｎ−ＭＯＳとＰ−ＭＯＳで構成されたインバータと、ｎ
−Ｍ ＯＳ及びＰ−ＭＯＳのソース側の少くなくとも
一方に接続されたソースフォロワ（エミッタフォロワ）
で構成された回路は、ソースフォロワのゲート電圧を変
化させることにより、ｎ−ＭＯＳのソースとＰ−ＭＯＳ
のソース間の電位差を変化させることができる。
−Ｍ ＯＳ及びＰ−ＭＯＳのソース側の少くなくとも
一方に接続されたソースフォロワ（エミッタフォロワ）
で構成された回路は、ソースフォロワのゲート電圧を変
化させることにより、ｎ−ＭＯＳのソースとＰ−ＭＯＳ
のソース間の電位差を変化させることができる。
ｎ −Ｍ ＯＳのソースとＰ−ＭＯＳのソース間の電位
差を変化させることにより、インバータに流れる電流を
制御することができ、インバータの遅延時間を制御する
ことができる。遅延時間を制御することにより１発振周
波数を制御できる。
差を変化させることにより、インバータに流れる電流を
制御することができ、インバータの遅延時間を制御する
ことができる。遅延時間を制御することにより１発振周
波数を制御できる。
以上のことより、ソースフォロワ１個を接続することに
より、電圧制御発振回路を構成することができ、従来と
比較して、ｎ段で構成されていた電圧制御発振回路のｎ
個分の電流源を省くことができる。
より、電圧制御発振回路を構成することができ、従来と
比較して、ｎ段で構成されていた電圧制御発振回路のｎ
個分の電流源を省くことができる。
以下１本発明の実施例を第１図、第２図、第３図により
説明する。
説明する。
最初に各回の構成について説明する。
第１図は、本発明の一実施例を示したものである。制御
入力端子ａ、ソースフォロワｂ、十電源端子Ｃ１出力端
子ｄ、抵抗ｅ、ＣＭＯＳインバータＦ、で構成される。
入力端子ａ、ソースフォロワｂ、十電源端子Ｃ１出力端
子ｄ、抵抗ｅ、ＣＭＯＳインバータＦ、で構成される。
第２図は、第１図のｎ−ＭＯＳで構成されているソース
フォロワをＰ−ＭＯＳ、Ｈでソースフォロワを構成した
、電圧制御発振回路を示す。
フォロワをＰ−ＭＯＳ、Ｈでソースフォロワを構成した
、電圧制御発振回路を示す。
第３図は、第１図のソースフォロワを、ｎＰｎトランジ
スタｉでエミッタフォロワを構成した、電圧制御発振回
路を示す。
スタｉでエミッタフォロワを構成した、電圧制御発振回
路を示す。
第４図は、第３図のＣＭＯＳインバータを。
Ｂ１−ＣＭＯＳインバータにした電圧制御発振回路を示
す。
す。
第１図により、動作説明をする。
制御入力端子ａに入力された制御電圧は、ｎ −ＭＯＳ
のソースフォロワを通して、ＣＭＯＳインバータのＰ−
ＭＯＳのソースに印加される。
のソースフォロワを通して、ＣＭＯＳインバータのＰ−
ＭＯＳのソースに印加される。
以上のことより、ＣＭＯＳインバータのＰ−ＭＯＳのソ
ースとｎ −Ｍ ＯＳのソース間の電位差は。
ースとｎ −Ｍ ＯＳのソース間の電位差は。
制御電圧に追従して、可変し、ＣＭＯＳインバータＦの
遅延時間を可変することができる。
遅延時間を可変することができる。
よって第１図の回路構成とすることにより、ｎ段のＣＭ
ＯＳインバータを接続した場合でも、ｎ個の電流源が不
用となり、チップ面積を小さくすることができる。
ＯＳインバータを接続した場合でも、ｎ個の電流源が不
用となり、チップ面積を小さくすることができる。
本発明によれば、ｎ段のインバータを接続した場合に、
ｎ個の電流源が不用となり、回路規模を小さくすること
ができるので、ＬＳＩ化する時などチップ面積を小さく
する効果がある。
ｎ個の電流源が不用となり、回路規模を小さくすること
ができるので、ＬＳＩ化する時などチップ面積を小さく
する効果がある。
第１図は本発明の一実施例のソースフォロワにｎ −Ｍ
ＯＳを用いた場合の電圧制御発振回路図、第２図は、
ソースフォロワにＰ−ＭＯＳを用いた場合の電圧制御発
振回路図、第３図は、ソースフォロワの代りに、ｎＰｎ
のエミッタフォロワを用いた場合の電圧制御発振回路図
、第４図は、ＣＭＯＳインバータの代りに、Ｂ ｉ −
ＣＭ ＯＳインバータを用いた場合の電圧制御発振回路
図である。 ａ・・・制御入力端子、ｂ・・・ソースフォロワ、Ｆ・
・・ＣＭＯＳインバータ。 兜 ｌ 凶 カ −−− ＣＭＤＳインハ゛−７ 第 づ 圀 夷４ 凶
ＯＳを用いた場合の電圧制御発振回路図、第２図は、
ソースフォロワにＰ−ＭＯＳを用いた場合の電圧制御発
振回路図、第３図は、ソースフォロワの代りに、ｎＰｎ
のエミッタフォロワを用いた場合の電圧制御発振回路図
、第４図は、ＣＭＯＳインバータの代りに、Ｂ ｉ −
ＣＭ ＯＳインバータを用いた場合の電圧制御発振回路
図である。 ａ・・・制御入力端子、ｂ・・・ソースフォロワ、Ｆ・
・・ＣＭＯＳインバータ。 兜 ｌ 凶 カ −−− ＣＭＤＳインハ゛−７ 第 づ 圀 夷４ 凶
Claims (1)
- １、ｎ−ＭＯＳとＰ−ＭＯＳインバータで構成された奇
数個のインバータを順次接続して、初段の入力端子と、
最終段の出力端子を接続し、ｎ−ＭＯＳのソース側又は
、Ｐ−ＭＯＳのソース側の少なくともどちらか一方に、
ソースフォロワを接続したことを特徴とする電圧制御発
振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23702189A JPH03101410A (ja) | 1989-09-14 | 1989-09-14 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23702189A JPH03101410A (ja) | 1989-09-14 | 1989-09-14 | 電圧制御発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03101410A true JPH03101410A (ja) | 1991-04-26 |
Family
ID=17009215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23702189A Pending JPH03101410A (ja) | 1989-09-14 | 1989-09-14 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03101410A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996038913A1 (en) * | 1995-05-31 | 1996-12-05 | Cirrus Logic, Inc. | Voltage controlled oscillator including voltage controlled delay circuit with power supply noise isolation |
| JP2001257567A (ja) * | 2000-03-08 | 2001-09-21 | Hitachi Ltd | 電圧制御発振器およびｐｌｌ回路および半導体集積回路装置 |
| JP2007274431A (ja) * | 2006-03-31 | 2007-10-18 | Sony Corp | 発振回路 |
| GB2473180A (en) * | 2009-07-24 | 2011-03-09 | Texas Instruments Ltd | Voltage controlled oscillator with reduced noise |
| US7944256B2 (en) | 2007-03-07 | 2011-05-17 | Hitachi, Ltd. | Semiconductor integrated circuit device |
-
1989
- 1989-09-14 JP JP23702189A patent/JPH03101410A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996038913A1 (en) * | 1995-05-31 | 1996-12-05 | Cirrus Logic, Inc. | Voltage controlled oscillator including voltage controlled delay circuit with power supply noise isolation |
| JP2001257567A (ja) * | 2000-03-08 | 2001-09-21 | Hitachi Ltd | 電圧制御発振器およびｐｌｌ回路および半導体集積回路装置 |
| JP2007274431A (ja) * | 2006-03-31 | 2007-10-18 | Sony Corp | 発振回路 |
| US8154352B2 (en) | 2006-03-31 | 2012-04-10 | Sony Corporation | Oscillating circuit |
| US7944256B2 (en) | 2007-03-07 | 2011-05-17 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| GB2473180A (en) * | 2009-07-24 | 2011-03-09 | Texas Instruments Ltd | Voltage controlled oscillator with reduced noise |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321562A (en) | Crystal oscillator circuit capable of changing the number of inverter stages coupled in series | |
| EP0936736B1 (en) | Delay elements arranged for a signal controlled oscillator | |
| KR970705231A (ko) | 전원 노이즈 아이솔레이션을 갖는 전압 제어 지연회로를 갖춘 전압 제어 발진기(Voltage controlled oscillator including voltage controlled delay circuit with power supply noise isolation) | |
| US3889211A (en) | MOS field effect transistor crystal oscillator | |
| EP0658834A2 (en) | Low noise apparatus for receiving an input current and producing an output current which mirrors the input current | |
| US6025756A (en) | Oscillation circuit | |
| JPH03101410A (ja) | 電圧制御発振回路 | |
| US4146849A (en) | Voltage controlled oscillator | |
| US5789989A (en) | Delay interpolating voltage-controlled oscillator with linear transfer function | |
| US4812681A (en) | NMOS analog voltage comparator | |
| JP3087683B2 (ja) | 電圧制御発振回路 | |
| US5329169A (en) | Voltage dropping circuit for semiconductor device | |
| JPH02237309A (ja) | 出力バツフア | |
| JPH10200382A (ja) | 低電圧駆動の電圧制御発振回路 | |
| JPS60804B2 (ja) | 電子時計 | |
| JPH07202646A (ja) | 電圧制御発振回路 | |
| JPH04306008A (ja) | 水晶発振回路 | |
| JPH07254847A (ja) | 発振回路およびｐｌｌ回路 | |
| US5675294A (en) | Single pin crystal oscillator circuit | |
| JPH04117716A (ja) | 出力回路 | |
| JPH05291914A (ja) | Ｍｏｓドライバー段の作動特性最適化装置 | |
| JPH04217116A (ja) | 出力回路 | |
| JPS60111528A (ja) | 集積回路装置 | |
| JP3332940B2 (ja) | 電圧制御発振回路 | |
| JP3118159B2 (ja) | リング発振回路 |