JPS63217632A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63217632A
JPS63217632A JP62051305A JP5130587A JPS63217632A JP S63217632 A JPS63217632 A JP S63217632A JP 62051305 A JP62051305 A JP 62051305A JP 5130587 A JP5130587 A JP 5130587A JP S63217632 A JPS63217632 A JP S63217632A
Authority
JP
Japan
Prior art keywords
pad
bonding
bonding pad
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62051305A
Other languages
English (en)
Inventor
Yukihiko Matsuda
松田　幸彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62051305A priority Critical patent/JPS63217632A/ja
Publication of JPS63217632A publication Critical patent/JPS63217632A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、％にボンディングパッドの
下にポリシリコン層を形成することにより、このポリシ
リコンを入力保護抵抗層として用い、加えてワイヤーポ
ンディング時の緩衝層として利用することに関する。
〔従来の技術〕
周知のようにＭＯ８Ｏ８型体導体装静電気や過大なサー
ジ電圧によるゲート酸化膜の破壊から素子を保護するた
めＫ、ボンディングパッドから内部回路（機能部分）ま
での間に抵抗を直列に入れたりＰＮ′ｔたけＮＰダイオ
ードを並列に形成して、過大サージを減衰または吸収し
ていた。第２図（ａ）および（ｂ）は従来の入力保護抵
抗のレイアウト例である。ボンディングパッド５の主要
部以外の部分でポリシリコン３の抵抗に接続され、この
ポリシリコンの抵抗を介して保護ダイオードに接続され
ていた。
かかる半導体装置においては、ワイヤーボンディング時
にボンディングパッド５を介して加わる衝撃で半導体基
板やその上の酸化膜に微小なひび（クラック）が入り、
素子のＰＮ接合が破壊しないように、ボンディングパッ
ド５から、導電型の異なる層が接合を形成している部分
までは、大きな間隔をとる必要があった。
〔発明が解決しようとする問題点〕
上述した従来のボンディングパッドの構造では回路機能
部分から遠い位置にボンディングパクドが設けられるの
で、半導体装置の面積増大につながり、回路レイアウト
の自由度がなくなυ半導体装置作製コストも上がる欠点
があった。
〔問題点を解決するための手段〕
本発明は上述の従来技術の欠点を克服するための有効な
半導体装置の構造を提供するものである。
すなわち、本発明の半導体装置は、半導体基板上に設け
られたボンディングパッドの下に、このボンディングパ
ッド以上の大きさのポリシリコンが形成されている構造
を有している。
かかる本発明によれば、ボンディングパッドの下にポリ
シリコン層を形成し、これを入力保護抵抗として用いる
とともに、ワイヤーボンディング時の衝撃の緩衝層とし
て用いることにより、ポリシリコン抵抗のレイアウト部
分を設ける必要がなくなり、かつ、ボンディング時の衝
撃による接合破壊の恐れがなくなるため、能動素子部分
の近くにボンディングパッドを設けることができ、半導
体装置上のボンディングパッドのレイアウトの自由度が
増し、面積を小さくすることが可能になる。
〔実施例〕 以下、本発明を図面を参照して説明する。
第１図（ａ）、　（ｂ）、　（ｃ）は本発明の一実施例
を示すもので、Ｎ型半導体基板１上にボンディングパッ
ド５と入力保護抵抗１０としてのポリシリコン３とを有
している。Ｎ型半導体基板】上には、フィールド酸化膜
２、その上に形成したポリシリコン３、更にその上に形
成した層間絶縁膜４およびその上に形成したボンディン
グパッド５を有し、ポリシリコン層３はボンディングパ
ッド５および配線金属６に接続されており、半導体基板
】にＰ＋層７とＰウェル層８とが形成されている。
先ず、Ｎ型半導体基板】上に熱酸化等で形成したフィー
ルド二酸化シリコン膜２上のボンディングパッドが形成
される部分に、ボンディングパッド以上の大きさのポリ
シリコン層３を０．５μｍ程度形成し、その上に層間絶
縁膜４として例えばＰＥＧやＢＰＳＧなどを約１μｍ生
成させる。しかる後この層間絶縁膜４にコンタクトホー
ルを開け、その上にボンディングパッド５を約１μｍ生
成ρ等で形成することにより、第１図（ｂ）に示す本発
明の一実施例の断面図が得られる。なお、ポリシリコン
３にＰ型の不純物を導入した場合は、第１図（ｂ）に示
すようＫＰ”／Ｐ−〜Ｎサブストレートダイオードをポ
リシリコン３の下に作製することが可能となり、入力保
護回路部分の占める面積がよシいっそう小さくなる。以
上の工程はすべてポリシリコン３を配線として用いる既
在の半導体装置作製プロセスに　・何ら手を加えること
なく実現することが可能である。
〔発明の効果〕
以上説明したように、本発明は、半導体基板上に形成す
るボンディングパッド直下にポリシリコン層を設けるこ
とＫより、 １、入力保護抵抗にパッド直下のポリシリコンを利用す
るため、入力保護抵抗のレイアウトスペースが不要。
２、ポリシリコン層がボンディング時の衝撃緩衝層とし
て働くため、ボンディング時の衝撃による接合破壊を考
慮することなく回路機能部分のレイアウトが可能。
３、本発明はポリシリコンを用いる半導体装置作製プロ
セスに何ら手を加えることなく実現可能。
咎の効果が得られ、高集積化、ペレット面積縮少による
コストダウン、レイアウトの自由変向上等の効果がある
。
【図面の簡単な説明】
第１図（ａ）、　（ｂ）、　（Ｃ）はそれぞれ本発明の
一実施例の平面図、断面図および等価回路図である。第
２図（ａｌ、　（ｂ）はそれぞれ従来技術の平面図であ
る。 １・・・・・・Ｎ型半導体基板、２・・・・・・フィー
ルド酸化膜、３・・・・・・ポリシリコン、４・・・・
・・層間絶縁膜、５・・・・・・ボンディングパッド、
１ｏ・・・・・・抵抗、１１・・・・・・保護ダイオー
ド。 代理人　弁理士　　内　原　　　晋 第１図 １０律」Ｌ 第２図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に設けられたボンディングパッドの下に、
    このボンディングパッド以上の大きさのポリシリコンが
    形成されていることを特徴とする半導体装置。
JP62051305A 1987-03-05 1987-03-05 半導体装置 Pending JPS63217632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62051305A JPS63217632A (ja) 1987-03-05 1987-03-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62051305A JPS63217632A (ja) 1987-03-05 1987-03-05 半導体装置

Publications (1)

Publication Number Publication Date
JPS63217632A true JPS63217632A (ja) 1988-09-09

Family

ID=12883205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62051305A Pending JPS63217632A (ja) 1987-03-05 1987-03-05 半導体装置

Country Status (1)

Country Link
JP (1) JPS63217632A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204284A (ja) * 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置
JP2008218818A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204284A (ja) * 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置
JP2008218818A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5548134A (en) Device for the protection of an integrated circuit against electrostatic discharges
JPH11307724A (ja) 半導体集積回路
JP4682622B2 (ja) 半導体装置
JPS63217632A (ja) 半導体装置
JPH08181219A (ja) 半導体集積回路装置
JPH0521721A (ja) 半導体装置のゲート保護装置
JP2611639B2 (ja) 半導体装置
JPH0553303B2 (ja)
JP3211871B2 (ja) 入出力保護回路
JP2776569B2 (ja) 半導体装置
JPS6156458A (ja) 半導体装置
JPS63172468A (ja) 入力保護回路
JP3134443B2 (ja) 半導体入力保護装置
JPS63301555A (ja) 半導体装置
JP2940523B2 (ja) 半導体装置及びその実装方法
JPS6327044A (ja) 半導体装置
JPH01140655A (ja) 半導体集積回路
JP5299410B2 (ja) 半導体装置
JPS59154056A (ja) 半導体装置
JPH05326568A (ja) 化合物半導体集積回路
JPH08222703A (ja) 半導体装置
JPH065748B2 (ja) 半導体装置の静電破壊防止装置
JPH0716006B2 (ja) 半導体装置
JP2878765B2 (ja) 半導体装置
JPS60239035A (ja) 半導体集積回路