JPS6321579A - 端末制御装置 - Google Patents

端末制御装置

Info

Publication number
JPS6321579A
JPS6321579A JP61165425A JP16542586A JPS6321579A JP S6321579 A JPS6321579 A JP S6321579A JP 61165425 A JP61165425 A JP 61165425A JP 16542586 A JP16542586 A JP 16542586A JP S6321579 A JPS6321579 A JP S6321579A
Authority
JP
Japan
Prior art keywords
terminal
clock
terminal device
counter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61165425A
Other languages
English (en)
Other versions
JPH0797127B2 (ja
Inventor
Yasuo Muramatsu
村松 保男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP61165425A priority Critical patent/JPH0797127B2/ja
Publication of JPS6321579A publication Critical patent/JPS6321579A/ja
Publication of JPH0797127B2 publication Critical patent/JPH0797127B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばIC試験装置に適用することができる
端末制御装置に関する。
「発明の背景」 ディジタル回路で構成されるICを試験するIC試験装
置では第4図に示すようにパターン発生器1からパター
ン信号を被験体2に与え、被験体2の応答出力とパター
ン発生器1から出力される期待値パターン信号とを論理
比較器3で比較し、その一致、不一致を判定し、不一致
を検出する毎にその不一致を発生したアドレスとパター
ン信号等の情報をフェイルメモリ4に記憶し、不良の発
生と不良の状態を記憶し、不良メモリセルの数等を集計
して被験体2の良否を判定するようにしている。
被験体2にパターン信号を与える方法としてパターン発
生器1から被験体2の各端子に直接パターン信号を与え
る方式と、第5図に示すように被験体2の各端子に対応
してバッファメモリを具備した端末装置5を設置し、こ
の端末装置5からパターン信号を与える方式とがある。
つまり端末装置を用いる方式の試験装置は端末装置5に
予めパターン発生器1から各端子に与えるべきパターン
信号を転送しておき、各端末装置5に設けたバッファメ
モリにパターン信号を記憶させ、試験開始と共に各端末
装置5がら一斉にパターン信号を読出して被験体2の各
端子にパターン信号を与え、また被験体2の応答出力を
他のバッファメモリに取込む動作を行う。
バッファメモリに取込んだ応答出力信号は遂次読出され
て論理比較器3に与えられ、期待値パターンと比較され
る。
このように端末装置5から被験体2にパターン信号を与
えることによりパターン信号を高速度で被験体に与える
ことができ、試験時間を短縮することができる。
被験体2の端子数は増加の傾向にあり、数100に及ぶ
ものがある。従って端末装置5の数もこれと同等数で設
けなくてはならない。
被験体2の各端子に与えるパターン信号は各端子毎に異
なるものであるから、各端末装置にはパターン発生器1
かも各別に異なるパターン信号を転送しなければならな
い。このために各端末装置5は全て一つずつ番号が付さ
れ、各別にアクセスできる構造にしなげればならない。
「従来技術」 従来は第6図に示すように各端末装置5にディップスイ
ッチ6を設け、このディップスイッチ6によって各端末
装置5に割当てられた番号に対応したディジタル値を設
定し、このディジタル値を一致検出器7に与え、制御バ
スライン9を通じて送られて来る端末番号とディップス
イッチ6に設定した端末番号を照合し、一致がとれた状
態で例えばデータバスライン11を通じて送られて来る
パターン信号をバッファメモリ12に取込むかまたはバ
ッファメモリ12に取込んだ被験体2の応答力をデータ
バスライン11を通じて主装置1に向って出力する動作
を行う。なお8は制御信号を一時記憶するラッチ回路を
示す。
「発明が解決しようとする問題点」 従来は各端末にディップスイッチ6を設け、このディッ
プスイッチ6によって各端末に割当てる番号を設定して
いる。端末装置の数は先に説明したよ5に数100に及
ぶためその数は非常に多いものとなる。このように多数
の端末の番号をディップスイッチ6で設定する構造のた
めその設定作業に手間が掛る欠点がある。特に端末装置
を構成するボードを差し換えたりした場合はその都度デ
ィップスイッチ6の端末番号を設定し直さなければなら
ないため面倒である。またその設定の変更を確実に行わ
ないと正常に動作しないことになり、端末番号の管理が
大変面倒である。
「問題点を解決するための手段」 この発明では主装置と複数の端末装置とによって構成さ
れる端末制御装置において、 各端末装置に設けたクロック人力端子及びクロック出力
端子と、 クロック入力端子とクロック出力端子を端末装置の外部
において縦続接続するクロック伝送ラインと、 各端末装置の内部においてクロック入力4子とクロック
出力端子の間に接続されてクロック入力端子に与えられ
たクロックパルスの数を所定量だけ増加または減少させ
てクロック出力端子に送出するゲート手段と、 ゲート手段に入力されるクロックパルスの数またはゲー
ト手段から出力されるクロックパルスの数をその端末装
置に割当てられた端末番号として計数するカウンタと、 各端末装置に設けられ制御バスライン上に端末装置を指
定するための制御信号が存在することを検出するデコー
ダと、 このデコーダが端末装置を指定する制御信号を検出した
状態でその検出信号によってデータバスライン上の端末
番号を表わすデータを取込むラッチ回路と、 このラッチ回路に取込まれた端末番号とカウンタに計数
した端末番号の一致を検出する一致検出器と、 によって端末制御装置を構成したものである。
この発明の構成によれば主装置からクロック伝送ライン
にクロックパルスを送出することによって各端末装置で
はゲート手段によりそのクロックの数を一定量ずつ増加
または減少させて次段の端末装置に伝送する。
この結果各端末装置に入力されるクロックパルスの数ま
たは出力するクロックパルスの数をカウンタによって計
数することにより、クロックパルス列が端末装置を何段
通過したかを知ることができる。よってカウンタの計数
値によって端末装置に順次番号を付すことができる。
さらにこの発明では各端末装置にデコーダを設け、この
デコーダに制御バスラインを通じて制御信号を与える。
デコーダは制御信号の中から端末番号を指定する制御信
号を検出する。デコーダが端末番号を指定する制御信号
を検出するとこの検出信号をラッチ回路に与え、ラッチ
回路にデータバスライン上に存在する端末番号をラッチ
させる。
ラッチ回路にラッチした端末番号とカウンタに計数した
端末番号を比較し、一致がとれたときその端末が指定さ
れたことを認識する。
従ってこの発明によればクロック伝送ラインと各端末装
置に設けたゲート手段と、カウンタとによって各端末装
置に番号を割付ける動作を自動的に行うことができる。
また各端末装置に割付けた装置番号によって各端末装置
を各別に制御することができる。
「実施例」 第1図にこの発明の一実施例を示す。第1図において第
5図と対応する部分には同一符号を付して示す。
つまり図中1は主装置として働(パターン発生器、2は
被験体、5は複数の端末装置を示す。図の例では端末装
置5を6個設けた場合を示す。なお第5図及び第6図で
説明した論理比較器3及びフェイルメモリ4はここでは
省略している。
この発明においては各端末装置5にクロック入力端子1
4とクロック出力端子15を設けると共に、このクロッ
ク入力端子14とクロック出力端子15を各端末装置5
の外部においてクロック伝送ライン16によって縦続接
続する。
各端末装置5の内部にはゲート手段17を設け、このゲ
ート手段17をクロック入力端子14とクロック出力端
子15の間に接続する。ゲート手段17は与えられるク
ロックパルスの数を一定量増加させるかまたは一定量減
少させる機能を有する。
その具体例としては例えば第2図に示すように構成する
ことができる。
第2図に示す例ではクロック入力端子14に入力したク
ロックパルスの数を1個減じてクロック出力端子15に
出力する場合を示す。
つまりゲート手段17はこの例ではD形フリップフロッ
プ17Aとアンドゲート17Bとによって構成すること
ができる。クロック入力端子14に入力されたクロック
パルスはD形フリップフロップ17Aをアンドゲート1
7Bに入力される。
D形フリップフロップ17Aは第3図Cに示すように1
個目のクロックパルスP1の立下りによって出力端子Q
にH論理を出力する。
D形フリップフロップ17Aの出力はアントゲ−1−1
7Bに与えられ、アンドゲート17Bを開に制御する。
従ってクロックパルスP1に続く2個目のクロックパル
ス&以後のパルスがアンドゲート17Bから出力され、
このパルスP2. P3・・・・・・がクロック出力端
子15に出力される。
クロック出力端子15に取出されたクロックパルスP2
.P3・・・・・・は次段の端末装置5のクロック入力
端子14に与えられる。次段の端末装置5ではその先頭
のクロックパルスP2を除去して第3図Eに示すように
P3.P4・・・・・・を出力する。さらにその次の端
末装置では先頭のクロックパルスP3を除去して第3図
Gに示すようにクロックパルスP4. Ps・・・・・
・を出力する。
このようにして各端末装置5のゲート手段17はクロッ
ク入力端子14に与えられるクロックツくルスの先頭の
1個を除去して残りのクロックツくルスを次段に伝達す
る動作を行5゜なおりロツクノ(ルスを1個除去する代
りにパルスを1個付加してもよい。また除去するパルス
の数または付加するパルスの数は1個に限らなくてもよ
い。
−芳容端末装置5にはカウンタ18を設ける。
このカウンタ18は各端末装置5のクロ・ツク入力端子
14に与えられるクロックまたはクロ・ツク出力端子1
5に出力されるクロックを計数する。実施例はクロック
入力端子14に与えられるクロックを計数するようにし
た場合を示す。
主装置1から出力するクロックパルスの数をN■とした
場合にカウンタ18に計数されるクロックパルスの数に
は端末装置5の段数Nに応じてに=M−(N−1)とな
る。つまり一段目の端末装置のカウンタ18にはに=M
が計数される。また二段目の端末装置のカウンタ18に
はに=M−1が計数される。このようにして各端末装置
のカウンタ18には主装置1から出力したクロックパル
スの数Mから各端末の段数NをM −(N −1) シ
た値の計数値を得ることができる。主装置1から出力す
るクロックパルスの数Mは段数Nに対しM)Nに選定す
る。このように選定することによって端末装置を増設す
ることが可能となる。増設可能な端末装置の数N ma
xはN max = Mである。
このようにして各端末装置5の各カウンタ18ニ端末装
置番号を付すことができるため番号付けの設定作業は全
く必要がなくなり調整が容易となる。また最終段の端末
装置のクロ・ツク出力端子15に出力されるクロックパ
ルスを主装置lに帰還し、送出したクロックパルスの数
Mと帰還されるクロックパルスの数Pとの差M−Pを求
めることによって端末装置5の全数量を知ることができ
る。
この実施例ではさらにカウンタ18に計数した装置番号
を利用して各端末装置5を指定し、各端末装置5を個別
に制御する構成を具備している。
以下にその構成を説明する。
カラ/り18の計数値は一致検出器19に供給する。一
致検出器19の他方の入力端子にはラッチ回路21のラ
ッチ出力信号を与える。ラッチ回路21はデコーダ22
の検出信号によってラッチ動作を実行する。デコーダ2
2は主装置1から制御バスライン9に出力される制御信
号を監視し、制御信号の中から端未指定を行うべき指令
信号を検出する。なお制御バスライン9には端末指定制
御信号の他に指定された端末が主装置1からデータバス
ライン11に送出したパターンデータを取込むための指
令信号と、端末装置に取込んだパターンデータを被験体
2に送出する指令信号、被験体2の応答出力を各端末装
置に取込む指令信号、各端末装置に取込んだ被験体2の
応答出力をデータバスライン11を通じて主装置1に送
り出す指令信号等が伝送される。
デコーダ22が端未指定を行うべき指令信号を検出する
と、その検出出力をラッチ回路21に与えラッチ回路2
1に主装置1からデータバスライン11に送出されてい
る指定すべき端末の番号データをラッチさせる。従って
その状態では全ての端末装置5の各ラッチ回路21に同
一の端末番号がラッチされる。そのラッチされた端末番
号は一致検出器19でカウンタ18の計数値と照合され
、一致、不一致を判定する。
判定の結果一致を検出すると一致検出器19は一致検出
信号を出力し、この一致検出信号によってこの端末装置
が指定されたことを認識し、続いて制御バスライン9に
出力される指令信号に応じて動作を実行する。
指定された端末装置5の動作が終了するとリセット信号
ライン10を通じてリセット信号が全ての端末装置に与
えられ、デコーダ22、カウンタ18、ラッチ回路21
等の各回路をリセットする。
端末装置5の動作としてはバッファメモリ25に主装置
1からデータバスライン11に出力されているデータを
取込むかまたはバッファメモリ25に取込んだデータを
被験体2に出力するか、あるいは被験体2の応答出力信
号をバッファメモリ25の他の記憶領域に取込むか、さ
らにはバッファメモリ25に取込んだ被験体2の応答出
力データをデータバスライン11を通じて主装置1に転
送するかの動作を行う。これらのどの動作を行うかは制
御バスライン9を通じて送られて来る制御信号によって
選択される。
なお26はバックアメモリ25から被験体2にパターン
信号を与える場合にバッファメモリ25に記憶したパラ
レル信号をシリアル信号に変換するバラシリ変換器、ま
た27は被験体2の応答出力信号をパラレル信号に変換
してバッファメモリ25に書込むシリパラ変換器である
「発明の作用効果」 以上説明したよりにこの発明によれば各端末装置5をゲ
ート手段17を通じて縦続接続し、この縦続接続の一端
側からクロックパルス列を与えることにより、各端末装
置のゲート手段ではそのクロックパルス列の中のパルス
を所定個ずつ減少させるかまたは所定個ずつ増加させる
ことによって各端末装置5のクロック入力端子またはク
ロック出力端子に供給されるクロックパルスの数を計数
することによって何段の端末装置を通過したかを知るこ
とができる。
よって各端末装置において自己に入力されるクロックパ
ルスの数または出力するクロックパルスの数を計数する
ことによって各端末装置に番号付けを行うことができる
従ってこの発明によれば各端末装置に番号を付けるだめ
のディップスイッチのような設定手段を設けなくて済む
から調整を容易に行うことができる。また端末装置はそ
の接続位置を変更しても何等設定の変更を行わなくてよ
く端末装置の管理を容易に行うことができる。
さらに端末装置を増設する場合も既設の端末装置に番号
の設定変更を行う必要は全くない。よって増設も容易に
行える利点が得られる。
【図面の簡単な説明】
第1図はこの発明の一実施例を説明するためのブロック
図、第2図は第1図の実施例に示したゲート手段の具体
的な一例を説明するための接続図、第3図は第2図に示
したゲート手段の動作を説明するための波形図、第4図
は端末制御装置を適用するに適したIC試験装置を説明
するためのブロック図、第5図は従来のIC試験装置に
おける端末制御装置の一例を説明するためのブロック図
、第6図は従来の端末制御装置を説明するためのブロッ
ク図である。 1:主装置、5:端末装置、9:制御用バスライン、l
O:リセット信号ライン、11:データバスライン、1
4:クロック入力端子、15:クロック出力端子、16
ニクロツク伝送ライン、17:ゲート手段、18:カウ
ンタ、19ニ一致検出器、21:ラッチ回路、22:デ
コーダ。

Claims (1)

    【特許請求の範囲】
  1. (1)A、主装置とこの主装置から導出された制御バス
    ライン及びデータバスラインに接続された複数の端末装
    置とによって構成され、主装置によって端末装置を指定
    し、複数の端末装置を別々に動作させるようにした端末
    制御装置において、 B、各端末装置に設けられたクロック入力端子及びクロ
    ック出力端子と、 C、各端末装置の外部においてクロック入力端子とクロ
    ック出力端子を順次縦続接続するクロック伝送ラインと
    、 D、各端末装置の内部に設けられ上記クロック入力端子
    に与えられるクロックパルスに一定数のクロックパルス
    を増減させてそのクロックパルスを次段の端末装置に送
    出するゲート手段と、 E、このゲート手段に入力されるパルスの数またはゲー
    ト手段から出力されるクロックパルスの数をその端末装
    置に与えられた番号として計数するカウンタと、 F、制御バスライン上に端末装置を指定するための制御
    信号が存在することを検出するデコーダと、 G、このデコーダが端末装置を指定する制御信号を検出
    した状態でその検出信号によってデータバスライン上の
    端末番号を表わすデータを取込むラッチ回路と、 H、このラッチ回路に取込まれた端末番号と上記カウン
    タに計数した端末番号の一致を検出する一致検出器と、 によって構成される端末制御装置。
JP61165425A 1986-07-14 1986-07-14 端末制御装置 Expired - Lifetime JPH0797127B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61165425A JPH0797127B2 (ja) 1986-07-14 1986-07-14 端末制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61165425A JPH0797127B2 (ja) 1986-07-14 1986-07-14 端末制御装置

Publications (2)

Publication Number Publication Date
JPS6321579A true JPS6321579A (ja) 1988-01-29
JPH0797127B2 JPH0797127B2 (ja) 1995-10-18

Family

ID=15812178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61165425A Expired - Lifetime JPH0797127B2 (ja) 1986-07-14 1986-07-14 端末制御装置

Country Status (1)

Country Link
JP (1) JPH0797127B2 (ja)

Also Published As

Publication number Publication date
JPH0797127B2 (ja) 1995-10-18

Similar Documents

Publication Publication Date Title
GB2236398A (en) Self documenting patch panel
US4435806A (en) Device for testing a circuit comprising sequential and combinatorial logic elements
US5610925A (en) Failure analyzer for semiconductor tester
US5488615A (en) Universal digital signature bit device
JPS6214785B2 (ja)
US4594544A (en) Participate register for parallel loading pin-oriented registers in test equipment
KR100514335B1 (ko) 다중 주기 발생기를 구비하는 집적 회로 테스터
US6678852B2 (en) Semiconductor device testing apparatus
JPS6321579A (ja) 端末制御装置
US6892338B2 (en) Analog/digital characteristics testing device and IC testing apparatus
JP2626899B2 (ja) Icカード試験装置
GB1278694A (en) Improvements in or relating to apparatus for testing electronic circuits
SU1432528A2 (ru) Устройство дл контрол функционировани логических блоков
JP3159269B2 (ja) 特定用途向け集積回路
SU1524069A1 (ru) Устройство дл контрол и измерени допустимого разброса параметров
JP2769588B2 (ja) Ic試験装置内のデータ出力タイミング同期方式
SU1522209A2 (ru) Система дл контрол сложных релейных распределителей
JPS6222085A (ja) テスト回路
JP2651178B2 (ja) Icカード試験装置
JPH0612279A (ja) 画像表示メモリ検査装置
SU1439535A1 (ru) Устройство дл программного управлени
SU1173415A1 (ru) Устройство дл статистического контрол логических блоков
SU1190383A2 (ru) Устройство дл контрол цифровых узлов
JP3101686B2 (ja) Icテスター
SU1659987A1 (ru) Устройство дл проверки работоспособности объектов