JPS63214048A - 回線終端装置 - Google Patents
回線終端装置Info
- Publication number
- JPS63214048A JPS63214048A JP62046759A JP4675987A JPS63214048A JP S63214048 A JPS63214048 A JP S63214048A JP 62046759 A JP62046759 A JP 62046759A JP 4675987 A JP4675987 A JP 4675987A JP S63214048 A JPS63214048 A JP S63214048A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- synchronization method
- synchronization
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 39
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000003745 diagnosis Methods 0.000 abstract description 4
- 238000012423 maintenance Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
Landscapes
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は、同期方式によるデータ通信を行なうデータ
端末装置からのテストコマンドによって診断・保守が可
能な回線終端装置に関する。
端末装置からのテストコマンドによって診断・保守が可
能な回線終端装置に関する。
（従来の技術）
データ通信システムは、基本的には、第３図に示すよう
に、回線（ＬＩＮＥ）１１を介してデータ通信を行なう
データ端末装置（ＤＴＥ＞１２ａ。
に、回線（ＬＩＮＥ）１１を介してデータ通信を行なう
データ端末装置（ＤＴＥ＞１２ａ。
１２ｂと、Ｌ ＩＮＥｌｌ、ＤＴＥ１２ａ、１２ｂ間の
信号変換を行なう回線終端装置（ＤＣＥ ） １３ａ、
１３ｂとで構成される。このＤＣＥ１３ａ、１３ｂは
、近年は、ＤＴＥ１２ａ、１２ｂからのテストコマンド
データ信号により診断・保守が行なえるようになってい
る。
信号変換を行なう回線終端装置（ＤＣＥ ） １３ａ、
１３ｂとで構成される。このＤＣＥ１３ａ、１３ｂは
、近年は、ＤＴＥ１２ａ、１２ｂからのテストコマンド
データ信号により診断・保守が行なえるようになってい
る。
ＤＴＥ１２ａ、１２ｂは、一般に同期方式によるデータ
通信を行なう。この同期方式は、ＳＹＮコード（ＳＹＮ
パターン）と称される特定のキャラクタ（文字）を同期
パターンとして用いるＳＹＮ同期方式、ＦＬＧコード（
ＦＬＧパターン）を用いるフラグ同期方式（ＦＬＧ同期
方式）など種々ある。したがってＤＣＥ１３ａ、１３ｂ
は、Ｄ Ｔ Ｅ １２ａ 。
通信を行なう。この同期方式は、ＳＹＮコード（ＳＹＮ
パターン）と称される特定のキャラクタ（文字）を同期
パターンとして用いるＳＹＮ同期方式、ＦＬＧコード（
ＦＬＧパターン）を用いるフラグ同期方式（ＦＬＧ同期
方式）など種々ある。したがってＤＣＥ１３ａ、１３ｂ
は、Ｄ Ｔ Ｅ １２ａ 。
１２ｂから送信されるテストコマンドを確実に受信して
同コマンドで指示された動作を正しく行なうために、０
丁［：１２ａ、 １２ｂの適用する同期方式に合せた同
期方式に設定される必要がある。従来、この同期方式の
設定は、オペレータの手動操作によって行なわれており
、オペレータに負担がかかる問題があった。
同コマンドで指示された動作を正しく行なうために、０
丁［：１２ａ、 １２ｂの適用する同期方式に合せた同
期方式に設定される必要がある。従来、この同期方式の
設定は、オペレータの手動操作によって行なわれており
、オペレータに負担がかかる問題があった。
（発明が解決しようとする問題点）
上記したように従来の回線終端装置（ＤＣＥ）は、同装
置に直接または間接に接続されるデータ端末装置（ＤＴ
Ｅ）が適用する同期方式に合せてその同期方式を手動に
より設定しなければならないという問題があった。
置に直接または間接に接続されるデータ端末装置（ＤＴ
Ｅ）が適用する同期方式に合せてその同期方式を手動に
より設定しなければならないという問題があった。
この発明は上記事情に鑑みてなされたものでその目的は
、データ端末装置（ＤＴＥ）が適用する同期方式を自動
的に設定できる回線終端装置（ＤＣＥ）を提供すること
にある。
、データ端末装置（ＤＴＥ）が適用する同期方式を自動
的に設定できる回線終端装置（ＤＣＥ）を提供すること
にある。
［発明の構成］
（問題点を解決するための手段と作用）この発明は、回
線終端装置内部の送信データ線および受信データ線を監
視し、同期パターンの出現状態によりデータ端末装置が
適用する同期方式を検出する同期方式検出手段と、この
同期方式検出手段の検出結果に応じて同期方式設定が行
なわれ、設定された同期方式で送信データ線または受信
データ線上のデータ信号を受信してパラレルデータに変
換する直列入出力インタフェースと、この直列入出力イ
ンタフェースから変換出力されるパラレルデータの示す
指示内容に従う制御動作を行なう制御手段とを設け、デ
ータ端末装置からのテストコマンドデータ信号による回
線終端装置の診断・保守が、この回線終端装置への手動
による同期方式設定を必要とせずに行なえるようにした
ものである。
線終端装置内部の送信データ線および受信データ線を監
視し、同期パターンの出現状態によりデータ端末装置が
適用する同期方式を検出する同期方式検出手段と、この
同期方式検出手段の検出結果に応じて同期方式設定が行
なわれ、設定された同期方式で送信データ線または受信
データ線上のデータ信号を受信してパラレルデータに変
換する直列入出力インタフェースと、この直列入出力イ
ンタフェースから変換出力されるパラレルデータの示す
指示内容に従う制御動作を行なう制御手段とを設け、デ
ータ端末装置からのテストコマンドデータ信号による回
線終端装置の診断・保守が、この回線終端装置への手動
による同期方式設定を必要とせずに行なえるようにした
ものである。
（実施例）
第１図（ａ）はこの発明の回線終端装置に設けられる制
御回路の一実施例を示すブロック構成図、第１図（ｂ）
は第１図（ａ）に示す制御回路を備えた回線終端装置の
一実施例を示すブロック構成図である。
御回路の一実施例を示すブロック構成図、第１図（ｂ）
は第１図（ａ）に示す制御回路を備えた回線終端装置の
一実施例を示すブロック構成図である。
第１図（ｂ）において、２０は回線終端装置（以下、Ｄ
ＣＥと称する）、２）は［） ＣＥ ２０と図示せぬＤ
ＴＥ （データ端末装置）とを接続する信号線、２２は
回線（以下、ＬＩＮＥ）である。３１は信号線２）（に
より接続されているＤＴＥ）側のインタフェース部（デ
ィジタルインタフェース部）における折返しテスト回路
、３２はＬＩＮＥ２２側のインタフェース部（アナログ
インタフェース部）における折返しテスト回路である。
ＣＥと称する）、２）は［） ＣＥ ２０と図示せぬＤ
ＴＥ （データ端末装置）とを接続する信号線、２２は
回線（以下、ＬＩＮＥ）である。３１は信号線２）（に
より接続されているＤＴＥ）側のインタフェース部（デ
ィジタルインタフェース部）における折返しテスト回路
、３２はＬＩＮＥ２２側のインタフェース部（アナログ
インタフェース部）における折返しテスト回路である。
３３は信号線２）側ＤＴＥ （ローカルＤＴＥ）からの
送信データ線（ディジタル送信データ線）、３４は信号
線２）側ＤＴＥ （ローカルＤＴＥ）への受信データ線
（ディジタル受信データ線）である。３５はＬＩＮＥ２
２くに別のＤＣＥを介して接続されるＤＴＥ）への送信
データ線（アナログ送信データ線）、３６はＬＩＮＥ２
２（に別のＤＣＥを介して接続されるＤＴＥ）からの受
信データ線（アナログ受信データ線）である。３７は送
信データ線３３上のディジタル（直１）送信データ信号
を変調して送信データ［１３５に出力する変調回路、３
８は受信データ線３６上のアナログ（交流）受信データ
信号を復調して受信データ線３４に出力する復調回路で
ある。４０は送信データ線３３および受信データ線３４
上のデータ信号に従って折返しテスト回路３１．３２な
どを制御する制御回路、４１．４２は制御回路４０が折
返しテスト回路３１．３２を制御するのに供される制御
線である。
送信データ線（ディジタル送信データ線）、３４は信号
線２）側ＤＴＥ （ローカルＤＴＥ）への受信データ線
（ディジタル受信データ線）である。３５はＬＩＮＥ２
２くに別のＤＣＥを介して接続されるＤＴＥ）への送信
データ線（アナログ送信データ線）、３６はＬＩＮＥ２
２（に別のＤＣＥを介して接続されるＤＴＥ）からの受
信データ線（アナログ受信データ線）である。３７は送
信データ線３３上のディジタル（直１）送信データ信号
を変調して送信データ［１３５に出力する変調回路、３
８は受信データ線３６上のアナログ（交流）受信データ
信号を復調して受信データ線３４に出力する復調回路で
ある。４０は送信データ線３３および受信データ線３４
上のデータ信号に従って折返しテスト回路３１．３２な
どを制御する制御回路、４１．４２は制御回路４０が折
返しテスト回路３１．３２を制御するのに供される制御
線である。
制御回路４０は、第１図（ａ）に示すように、制御回路
４０全体を一制御するマイクロプロセッサ（以下、μＰ
と称する）５１、このμＰ５１のプログラムメモリであ
るＲＯＭ５２、およびμＰ５１のワークメモリであるＲ
ＡＭ５３を有している。また制御回路４０は、μＰ５１
によって設定された同期方式で送信データ線３３．受信
データ線３４上のデータ信号を受信してパラレルデータ
に変換する直列入出力インタフェース（以下、ＳＩＯと
称する）５４、送信データ線３３．受信データ＠３Ａ上
のデータ信号をシリアル入力する例えば２バイト（１６
ビツトの）シフトレジスタ（以下、ＳＲと称する） ５
５．５６、および５Ｒ５５，５６のパラレル出力データ
をデコードし、送信データ線３３．３４上のデータ信号
の状態を検出するデコーダ（以下、ＤＥＣと称する）５
７゜５８を有している。更に制御回路４０は、制御線４
１゜４２を介して折返しテスト回路３１．３２を制御す
るためのインタフェース回路（以下、Ｉ／Ｆと称する）
５９を有している。μＰ５１、ＲＯＭ５２、ＲＡＭ５３
．５Ｉ０５４、ＤＥＣ５７，５８およびＩ ／ Ｆ ５
９は、マイクロプロセッサバス６０に接続されている。
４０全体を一制御するマイクロプロセッサ（以下、μＰ
と称する）５１、このμＰ５１のプログラムメモリであ
るＲＯＭ５２、およびμＰ５１のワークメモリであるＲ
ＡＭ５３を有している。また制御回路４０は、μＰ５１
によって設定された同期方式で送信データ線３３．受信
データ線３４上のデータ信号を受信してパラレルデータ
に変換する直列入出力インタフェース（以下、ＳＩＯと
称する）５４、送信データ線３３．受信データ＠３Ａ上
のデータ信号をシリアル入力する例えば２バイト（１６
ビツトの）シフトレジスタ（以下、ＳＲと称する） ５
５．５６、および５Ｒ５５，５６のパラレル出力データ
をデコードし、送信データ線３３．３４上のデータ信号
の状態を検出するデコーダ（以下、ＤＥＣと称する）５
７゜５８を有している。更に制御回路４０は、制御線４
１゜４２を介して折返しテスト回路３１．３２を制御す
るためのインタフェース回路（以下、Ｉ／Ｆと称する）
５９を有している。μＰ５１、ＲＯＭ５２、ＲＡＭ５３
．５Ｉ０５４、ＤＥＣ５７，５８およびＩ ／ Ｆ ５
９は、マイクロプロセッサバス６０に接続されている。
次に、第１図（ａ）、（ｂ）の動作を、第２図の状態遷
移図を適宜参照して説明する。
移図を適宜参照して説明する。
ローカルＤＴＥからの送信データ信号は信号線２）を介
してＤ ＣＥ ２０に入力し、このＤ ＣＥ ２０内の
折返しテスト回路３１を介して送信データ線３３に伝達
される。この送信データ１３３上のデータ信号は、変調
回路３７に入力し、同回路３７よって変調された後送信
データ線３５、折返しテスト回路３２を介してＬＩＮＥ
２２上に送出され、Ｄ ＣＥ ２０とは別のＤＣＥを介
してリモートＤＴＥに伝送される。同様に、リモートＤ
ＴＥからの送信データ信号は図示せぬＤＣＥおよびＬＩ
ＮＥ２２を介してＤ ＣＥ ２０に入力し、このＤ Ｃ
Ｅ ２０内の折返しテスト回路３２を介して受信データ
線３Ｂに伝達される。この受信データ線３６上のデータ
信号は、復調回路３８に入力し、同回路３８よって復調
された後受信データ線３４に伝達される。この受信デー
タ線３４上のデータ信号は折返しテスト回路３１、信号
線２）を介してローカルＤＴＥに伝送される。
してＤ ＣＥ ２０に入力し、このＤ ＣＥ ２０内の
折返しテスト回路３１を介して送信データ線３３に伝達
される。この送信データ１３３上のデータ信号は、変調
回路３７に入力し、同回路３７よって変調された後送信
データ線３５、折返しテスト回路３２を介してＬＩＮＥ
２２上に送出され、Ｄ ＣＥ ２０とは別のＤＣＥを介
してリモートＤＴＥに伝送される。同様に、リモートＤ
ＴＥからの送信データ信号は図示せぬＤＣＥおよびＬＩ
ＮＥ２２を介してＤ ＣＥ ２０に入力し、このＤ Ｃ
Ｅ ２０内の折返しテスト回路３２を介して受信データ
線３Ｂに伝達される。この受信データ線３６上のデータ
信号は、復調回路３８に入力し、同回路３８よって復調
された後受信データ線３４に伝達される。この受信デー
タ線３４上のデータ信号は折返しテスト回路３１、信号
線２）を介してローカルＤＴＥに伝送される。
さて、送信データ線３３上のデータ信号は、Ｄ ＣＥ
２０内の制御回路４０に設けられた５ＩＯ５４および５
Ｒ５５にも伝達される。一方、受信データ線３４上のデ
ータ信号は、Ｄ、ＣＥ ２０内の制御回路４０に設けら
れた５ＩＯ５４および５Ｒ５６にも伝達される。
２０内の制御回路４０に設けられた５ＩＯ５４および５
Ｒ５５にも伝達される。一方、受信データ線３４上のデ
ータ信号は、Ｄ、ＣＥ ２０内の制御回路４０に設けら
れた５ＩＯ５４および５Ｒ５６にも伝達される。
３１０５４は、μＰ５１によって同期方式が設定される
までは、停止状態にある。一方、５Ｒ５５，５６は、送
信データ線３３．受信データ線３４上のデータ信号を常
時シリアル入力する。５Ｒ５５，５６にシリアル入力さ
れたデータ信号は、同５Ｒ５５，５６からＤＥＣ５７，
５８にパラレル出力される。ＤＥＣ５７゜５８は、５Ｒ
５５，５６からの２バイトのパラレル出力データをデコ
ードし、両バイトがいずれもＳＹＮコード（ここでは１
６Ｈまたは３２Ｈ１添字のＨは１６進表現を示す）であ
る場合にはＳＹＮ同期検出を示す検出信号を出力する。
までは、停止状態にある。一方、５Ｒ５５，５６は、送
信データ線３３．受信データ線３４上のデータ信号を常
時シリアル入力する。５Ｒ５５，５６にシリアル入力さ
れたデータ信号は、同５Ｒ５５，５６からＤＥＣ５７，
５８にパラレル出力される。ＤＥＣ５７゜５８は、５Ｒ
５５，５６からの２バイトのパラレル出力データをデコ
ードし、両バイトがいずれもＳＹＮコード（ここでは１
６Ｈまたは３２Ｈ１添字のＨは１６進表現を示す）であ
る場合にはＳＹＮ同期検出を示す検出信号を出力する。
またＤ Ｅ Ｃ５７゜５８は、上記両バイトがいずれも
ＦＬＧコード（ここでは７ＥＨ）である場合にはフラグ
同期検出を示す検出信号を出力する。更にＤＥＣ５７，
５８は、５Ｒ５５，５６からの２バイトのパラレル出力
データのうちの例えば連続する１５ビツト以上がマーク
またはスペース状態を示している場合には、アイドル条
件検出を示す検出信号を出力する。
ＦＬＧコード（ここでは７ＥＨ）である場合にはフラグ
同期検出を示す検出信号を出力する。更にＤＥＣ５７，
５８は、５Ｒ５５，５６からの２バイトのパラレル出力
データのうちの例えば連続する１５ビツト以上がマーク
またはスペース状態を示している場合には、アイドル条
件検出を示す検出信号を出力する。
μＰ５１は、ＤＥＣ５７およびＤＥＣ５８からアイドル
条件検出を示す検出信号が出力されている期間は、第２
図に示すアイドル状態Ｓ１にあり、ＤＥＣ５７またはＤ
ＥＣ５８からの同期検出（ＳＹＮ同期検出またはＦＬＧ
同期検出）通知を待つ。この待ち状態を同期ハントモー
ドと呼ぶ。μＰ５１は、アイドル状態（同期ハント状１
！りＳｔにおいて、ＤＥＣ５７またはＤＥＣ５８からＳ
ＹＮ同期またはＦＬＧ同期が検出されたことが通知され
ると、この通知内容に応じてＤＴＥの同期方式を判定す
る。
条件検出を示す検出信号が出力されている期間は、第２
図に示すアイドル状態Ｓ１にあり、ＤＥＣ５７またはＤ
ＥＣ５８からの同期検出（ＳＹＮ同期検出またはＦＬＧ
同期検出）通知を待つ。この待ち状態を同期ハントモー
ドと呼ぶ。μＰ５１は、アイドル状態（同期ハント状１
！りＳｔにおいて、ＤＥＣ５７またはＤＥＣ５８からＳ
ＹＮ同期またはＦＬＧ同期が検出されたことが通知され
ると、この通知内容に応じてＤＴＥの同期方式を判定す
る。
そしてμＰ５１は、８１０５４を自身が判定した同期方
式に設定し、同５ＩＯ５４を起動する。この状態を、第
２図に示すように同期確立状態Ｓ２と呼ぶ。
式に設定し、同５ＩＯ５４を起動する。この状態を、第
２図に示すように同期確立状態Ｓ２と呼ぶ。
Ｓｌ０５４は、μＰ５１によって同期方式が設定されて
起動されると、ＤＥＣ５γからの同期検出であれば送信
データ線３３上のデータ信号を、ＤＥＣ５８からの同期
検出であれば受信データ線３４上のデータ信号を、設定
された同期方式で受信してパラレルデータに変換する。
起動されると、ＤＥＣ５γからの同期検出であれば送信
データ線３３上のデータ信号を、ＤＥＣ５８からの同期
検出であれば受信データ線３４上のデータ信号を、設定
された同期方式で受信してパラレルデータに変換する。
なお、送信データ線３３または受信データＩ！３４のい
ずれのデータ信号を受信するかは、μＰ５１によって指
定される。
ずれのデータ信号を受信するかは、μＰ５１によって指
定される。
μＰ５１は、同期確立状態Ｓ２においてＳＴ○５４から
変換出力されるパラレルデータを取込み、同データがＤ
ＣＥ ２０の診断・保守のためのテストコマンドであ
れば、同コマンドによって指示された制御動作を行なう
。即ちμＰ５１は、例えばリモートＤＴＥからのテスト
コマンドにより折返しテスト回路３１での折返しテスト
が指示されていれば、！ ／Ｆ５９Ｊ５Ｊ：ヒｉｌｌ［
１４１ヲ介Ｌ／Ｔ折返シテスト回路３１を１ｉｌＪ御す
る。これにより、受信データ線３４上のデータ信号を、
折返しテスト回路３１によって送信データ線３３に折返
すことが可能となる。同様に、例えばローカルＤＴＥか
らのテストコマンドにより折返しテスト回路３２での折
返しテストが指示されていれば、μＰ５１はＩ ／ Ｆ
５９および制御線４２を介して折返しテスト回路３２
を制御する。これにより、送信データ線３５上のデータ
信号を、折返しテスト回路３２によって受信データ線３
６に折返すことが可能となる。
変換出力されるパラレルデータを取込み、同データがＤ
ＣＥ ２０の診断・保守のためのテストコマンドであ
れば、同コマンドによって指示された制御動作を行なう
。即ちμＰ５１は、例えばリモートＤＴＥからのテスト
コマンドにより折返しテスト回路３１での折返しテスト
が指示されていれば、！ ／Ｆ５９Ｊ５Ｊ：ヒｉｌｌ［
１４１ヲ介Ｌ／Ｔ折返シテスト回路３１を１ｉｌＪ御す
る。これにより、受信データ線３４上のデータ信号を、
折返しテスト回路３１によって送信データ線３３に折返
すことが可能となる。同様に、例えばローカルＤＴＥか
らのテストコマンドにより折返しテスト回路３２での折
返しテストが指示されていれば、μＰ５１はＩ ／ Ｆ
５９および制御線４２を介して折返しテスト回路３２
を制御する。これにより、送信データ線３５上のデータ
信号を、折返しテスト回路３２によって受信データ線３
６に折返すことが可能となる。
上記の同期確立状態Ｓ２において、ＤＥＣ５７およびＤ
ＥＣ５８において上記したアイドル条件検出が行なわれ
、その旨がμＰ５１に通知されると、μＰ５１は再びア
イドル状態（同期ハントモード）Ｓｌに入り、５Ｉ０５
４の動作を停止させる。
ＥＣ５８において上記したアイドル条件検出が行なわれ
、その旨がμＰ５１に通知されると、μＰ５１は再びア
イドル状態（同期ハントモード）Ｓｌに入り、５Ｉ０５
４の動作を停止させる。
［発明の効果コ
以上詳述したようにこの発明によれば、データ端末装置
が適用している同期方式を回線終端装置に設定する操作
が自動的に行なえるので、データ端末装置からのテスト
コマンドデータ信号による回線終端装置の診断・保守が
容易に行なえる。
が適用している同期方式を回線終端装置に設定する操作
が自動的に行なえるので、データ端末装置からのテスト
コマンドデータ信号による回線終端装置の診断・保守が
容易に行なえる。
第１図（ａ）はこの発明の回線終端装置に設けられる制
御回路の一実施例を示すブロック構成図、第１図（ｂ）
は第１図（ａ＞に示す制御回路を備えた回線終端装置の
一実施例を示すブロック構成図、第２図は動作を説明す
るための状態遷移図、第３図はデータ通信システムの基
本構成を示すブロック図である。 ２０・・・ＤＣＥ （回線終端装置）、２２・・・ＬＩ
ＮＥ（回線） 、３１．３２・・・折返しテスト回路、
３３・・・送信データ線、３４・・・受信データ線、３
７・・・変調回路、３８・・・復調回路、４０・・・制
御回路、５１・・・μＰ（マイクロプロセッサ）、５４
・・・５ＩＯ（直列入出力インタフェース） 、５５．
５６・・・ＳＲ（シフトレジスタ） 、５７゜５８・・
・ＤＥＣ（デコーダ）。 出願人代理人 弁理士 鈴 江 武 彦’４０ 第１図（ａ） 第１ 図（ｂ）
御回路の一実施例を示すブロック構成図、第１図（ｂ）
は第１図（ａ＞に示す制御回路を備えた回線終端装置の
一実施例を示すブロック構成図、第２図は動作を説明す
るための状態遷移図、第３図はデータ通信システムの基
本構成を示すブロック図である。 ２０・・・ＤＣＥ （回線終端装置）、２２・・・ＬＩ
ＮＥ（回線） 、３１．３２・・・折返しテスト回路、
３３・・・送信データ線、３４・・・受信データ線、３
７・・・変調回路、３８・・・復調回路、４０・・・制
御回路、５１・・・μＰ（マイクロプロセッサ）、５４
・・・５ＩＯ（直列入出力インタフェース） 、５５．
５６・・・ＳＲ（シフトレジスタ） 、５７゜５８・・
・ＤＥＣ（デコーダ）。 出願人代理人 弁理士 鈴 江 武 彦’４０ 第１図（ａ） 第１ 図（ｂ）
Claims (4)
- （１）同期方式によるデータ通信を行なう第１データ端
末装置と回線との間の信号変換を行なう回線終端装置で
あって、上記第１データ端末装置または同端末装置と上
記回線を介して同期方式によるデータ通信を行なう第２
データ端末装置からのテストコマンドデータ信号により
診断・保守が可能な回線終端装置において、上記第１デ
ータ端末装置からの送信データ線および上記第１データ
端末装置への受信データ線を監視し同期パターンの出現
状態により上記第１および第２データ端末装置が適用す
る同期方式を検出する同期方式検出手段と、この同期方
式検出手段の検出結果に応じて同期方式設定が行なわれ
、設定された同期方式で上記送信データ線または上記受
信データ線上のデータ信号を受信してパラレルデータに
変換する直列入出力インタフェースと、この直列入出力
インタフェースから変換出力されるパラレルデータの示
す指示内容に従う制御動作を行なう制御手段とを具備す
ることを特徴とする回線終端装置。 - （２）上記同期方式検出手段は、同一の同期パターンを
所定個数連続して検出した場合に同期方式検出を判定す
ることを特徴とする特許請求の範囲第１項記載の回線終
端装置。 - （３）上記同期方式検出手段は、上記送信データ線およ
び受信データ線が所定時間以上マークまたはスペース状
態となることをアイドル状態の条件として検出すること
を特徴とする特許請求の範囲第２項記載の回線終端装置
。 - （４）上記直列入出力インタフェースへの同期方式設定
は、アイドル状態において上記同期方式検出手段によっ
て同期方式検出が判定された場合に行なわれることを特
徴とする特許請求の範囲第３項記載の回線終端装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046759A JPS63214048A (ja) | 1987-03-03 | 1987-03-03 | 回線終端装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62046759A JPS63214048A (ja) | 1987-03-03 | 1987-03-03 | 回線終端装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63214048A true JPS63214048A (ja) | 1988-09-06 |
Family
ID=12756259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62046759A Pending JPS63214048A (ja) | 1987-03-03 | 1987-03-03 | 回線終端装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63214048A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477349A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Timing switching system for transmission equipment |
-
1987
- 1987-03-03 JP JP62046759A patent/JPS63214048A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6477349A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Timing switching system for transmission equipment |
| JP2728667B2 (ja) * | 1987-09-18 | 1998-03-18 | 富士通株式会社 | 伝送装置のタイミング切替え方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4953210A (en) | Feature negotiation protocol for a synchronous modem | |
| EP0364866A2 (en) | Feature negotiation protocol and dynamically adjustable retraining sequence for a high speed half duplex modem | |
| EP0260470A2 (en) | High speed modem | |
| JPH0522261A (ja) | 通信装置内蔵マイクロコンピユータ | |
| US4742484A (en) | Data transmission apparatus having two unidirectional transmission connection lines transmitting data from slave stations located downstream to a master station at high speed | |
| JPS63214048A (ja) | 回線終端装置 | |
| JP3206037B2 (ja) | 同期式回線制御装置および通信制御システム | |
| JP2821162B2 (ja) | データ回線終端装置 | |
| JPS62160835A (ja) | デ−タ伝送方式 | |
| JPS625753A (ja) | モデム | |
| JP2730676B2 (ja) | ファクシミリ装置 | |
| JPS6313385B2 (ja) | ||
| JPS63304751A (ja) | デ−タ変復調装置 | |
| JPS60254959A (ja) | デ−タ伝送システムにおける自動発信方式 | |
| JPS63215133A (ja) | 通信制御装置 | |
| JPS6326058A (ja) | スケルチ回路 | |
| JPS62269442A (ja) | デイジタル伝送回路 | |
| JPS6010943A (ja) | 回線アダプタ | |
| JPS6036670B2 (ja) | デ−タ端末装置の試験方式 | |
| JPH05244216A (ja) | 転送モード設定方式 | |
| JPS60215226A (ja) | 自動電源制御器 | |
| JPH01238249A (ja) | 通信制御装置のｒｓ信号制御方式 | |
| JPS6327135A (ja) | 伝送制御装置 | |
| JPS61276442A (ja) | 変復調装置起動方式 | |
| JP2001186200A (ja) | デジタル信号中継伝送装置 |