JPS63208247A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPS63208247A
JPS63208247A JP4027687A JP4027687A JPS63208247A JP S63208247 A JPS63208247 A JP S63208247A JP 4027687 A JP4027687 A JP 4027687A JP 4027687 A JP4027687 A JP 4027687A JP S63208247 A JPS63208247 A JP S63208247A
Authority
JP
Japan
Prior art keywords
film
layer wiring
wiring layer
wiring
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4027687A
Other languages
Japanese (ja)
Inventor
Kazuhiko Kozono
小園 一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4027687A priority Critical patent/JPS63208247A/en
Publication of JPS63208247A publication Critical patent/JPS63208247A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To improve the step coverage of an upper wiring layer at a connecting hole for connecting a conductor film and the upper wiring layer and to connect the upper wiring layer and a lower wiring layer excellently, by providing a connecting hole for connecting the lower wiring layer and the conductor film and the hole for connecting the conductor film and the upper wiring layer so that the holes are shifted to each other. CONSTITUTION:A first wiring layer 3 such as an aluminum film is covered with an interlayer insulating film 4 and connected to a metal film 5 comprising an aluminum film through a connecting hole 4a. The metal film 5 is covered with an interlayer insulating film 6 and connected to a third wiring layer 7 such as an aluminum film through a connecting hole 6a, which is provided in the interlayer insulating film 6. The connecting holes 4a and 6a are provided so that the center lines of the holes are shifted to each other. The holes are not overlapped. Therefore, the surface of the metal film 5, which is exposed at the connecting hole 6a, becomes flat. Thus the aspect ratio of the connecting hole 6a can be made to be a small value, which is determined by the diameter of the hole and the thickness of an interlayer insulating film 6. In this way, the step coverage of the third wiring layer 7 at the connecting hole 6a can be made excellent.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に。[Detailed description of the invention] [Industrial application field] The present invention relates to a semiconductor integrated circuit device, and particularly to a semiconductor integrated circuit device.

多層配線構造を有する半導体集積回路装置に適用して有
効な技術に関するものである。
The present invention relates to a technique that is effective when applied to a semiconductor integrated circuit device having a multilayer wiring structure.

〔従来技術) 近年、LSIの高集積化に伴い配線の多層化が一層進展
している。特公昭54−6704号公報には、例えば三
層配線を用いたLSIにおいて、一層目のアルミニウム
配線と三層目のアルミニウム配線とを直接接続するため
の次のような技術が開示されている。すなわち、二層目
の配線形成用のアルミニウム膜を利用して所定形状のア
ルミニウム膜を形成し、このアルミニウム膜を介して−
X’J目の配線と三層目の配線とを接続している。この
場合、一層目の配線と二層目のアルミニウム1漠とを接
続すると共に、この二層目のアルミニウム11!Xと三
層目の配線とを接続することにより二層目の配線と三層
目の配線とを接続しているが、一層目の配線と二層目の
アルミニウム膜とを接続するための接続孔(以下「下方
の接続孔」という)と、二層目のアルミニウム膜と三層
目の配線とを接続するための接続孔(以下[上方の接続
孔」という)とは、それらの中心線が互いに一致するよ
うに設けられている。
[Prior Art] In recent years, as LSIs have become highly integrated, wiring has become more multilayered. Japanese Patent Publication No. 54-6704 discloses, for example, the following technique for directly connecting the first layer of aluminum wiring and the third layer of aluminum wiring in an LSI using three-layer wiring. That is, an aluminum film of a predetermined shape is formed using the aluminum film for forming the second layer wiring, and -
The X'Jth wiring and the third layer wiring are connected. In this case, the first layer wiring and the second layer aluminum 11 are connected, and the second layer aluminum 11! The second layer wiring and the third layer wiring are connected by connecting X and the third layer wiring, but the connection for connecting the first layer wiring and the second layer aluminum film is The hole (hereinafter referred to as the "lower connection hole") and the connection hole for connecting the second layer aluminum film and the third layer wiring (hereinafter referred to as the "upper connection hole") are defined by their center lines. are provided so that they match each other.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、下方の接続孔における二層目のアルミニ
ウム膜の表面は通常著しくへこんだ形状になっているた
め、上方の接続孔の深さはこの分だけ実効的に増大し、
アスペクト比が実効的に大きくなる。従って、下方の接
続孔と上方の接続孔との中心線が上述のように互いに一
致している場合には、上方の接続孔における三層目の配
線のステップカバレッジが極めて悪く、このため一層目
の配線と三層目の配線とを良好に接続することが難しい
という問題があった。
However, since the surface of the second layer of aluminum film in the lower connection hole is usually significantly concave, the depth of the upper connection hole is effectively increased by this amount.
The aspect ratio is effectively increased. Therefore, if the center lines of the lower connection hole and the upper connection hole coincide with each other as described above, the step coverage of the third layer wiring in the upper connection hole is extremely poor, and therefore the first layer There was a problem in that it was difficult to make a good connection between the wiring in the third layer and the wiring in the third layer.

本発明の目的は、上層配線と下層配線とを良好に接続す
ることができる技術を提供することにある。
An object of the present invention is to provide a technique that can connect upper layer wiring and lower layer wiring well.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち1代表的なものの概
要を簡単に説明すれば、下記のとおりである。
A brief overview of one typical invention disclosed in this application is as follows.

すなわち、下層配線と導電体膜とを接続するための接続
孔と、前記導電体膜と上層配線とを接続するための接続
孔とを互いにずらして設けている。
That is, the connection hole for connecting the lower layer wiring and the conductor film and the connection hole for connecting the conductor film and the upper layer wiring are staggered from each other.

〔作用〕[Effect]

上記した手段によれば、導電体膜と上層配線とを接続す
るための接続孔における上層配線のステップカバレッジ
を、向上させることができるので。
According to the above means, it is possible to improve the step coverage of the upper layer wiring in the connection hole for connecting the conductor film and the upper layer wiring.

上層配線と下層配線とを良好に接続することができる。The upper layer wiring and the lower layer wiring can be well connected.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。
Hereinafter, one embodiment of the present invention will be specifically described using the drawings.

なお、実施例を説明するための全図において、同一機能
を有するものには同一符号を付け、その繰り返しの説明
は省略する。
In addition, in all the figures for explaining the embodiment, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.

第1図は、本発明の一実施例による三層配線構造のLS
Iを示す平面図であり、第2図は、第1図のX−X線に
沿っての断面図である。
FIG. 1 shows an LS with a three-layer wiring structure according to an embodiment of the present invention.
FIG. 2 is a plan view showing I, and FIG. 2 is a sectional view taken along the line XX in FIG. 1.

第1図及び第2図に示すように、本実施例によるLSI
においては、トランジスタ等(図示せず)が形成された
例えばシリコン基板のような半導体基板1上に例えばS
 i O2膜のような層間絶縁膜2が形成され、この層
間絶縁膜2上に例えばアルミニウム膜のような第一層目
の配線(下層配線)3が設けられている。この配線3は
例えばSiO□膜のような層間絶縁膜4により覆われ、
この層間絶縁膜4に設けられた接続孔4aを通じて前記
配線3に例えば長方形状のアルミニウム膜から成る金属
膜5が接続されている。この金属膜5は1例えば図示省
略した二層目の配線形成用のアルミニウム膜の加工時に
同時に形成することができる。この金属膜5は層間絶縁
膜6により覆われ、この層間絶縁膜6に設けられた接続
孔6aを通じて前記金属膜5に例えばアルミニウム膜の
ような三層目の配a7が接続されている。このようにし
て、前記金属膜5を介して前記一層目の配線3と前記三
層目の配線7とが接続されている。
As shown in FIGS. 1 and 2, the LSI according to this embodiment
In this method, for example, an S
An interlayer insulating film 2 such as an iO2 film is formed, and a first layer wiring (lower layer wiring) 3 such as an aluminum film is provided on this interlayer insulating film 2. This wiring 3 is covered with an interlayer insulating film 4 such as a SiO□ film,
A metal film 5 made of, for example, a rectangular aluminum film is connected to the wiring 3 through a connection hole 4a provided in the interlayer insulating film 4. This metal film 5 can be formed at the same time as, for example, processing an aluminum film for forming a second layer wiring (not shown). This metal film 5 is covered with an interlayer insulating film 6, and a third layer a7 such as an aluminum film is connected to the metal film 5 through a connection hole 6a provided in this interlayer insulating film 6. In this way, the first layer wiring 3 and the third layer wiring 7 are connected via the metal film 5.

この場合、前記接続孔4a、6aは、それらの中心線が
互いにずれて設けられ、互いに重なり合っていない。す
なわち、第1図及び第2図に示すように、前記接続孔4
a、6aの間の距離をSで表すと、S2Oとなっている
。このため、接続孔6aに露出している金属膜5の表面
は第2図に示すように平坦になるので、この接続孔6a
のアスペクト比はその径と層間絶縁膜6の膜厚とによっ
て決まる小さな値とすることができる。従って、この接
続孔6aにおける三層目の配線7のステップカバレッジ
を良好にすることができるので、断線等のおそれをなく
すと共に、コンタクト抵抗の低減を図ることができる。
In this case, the connecting holes 4a and 6a are provided with their center lines shifted from each other and do not overlap with each other. That is, as shown in FIGS. 1 and 2, the connection hole 4
If the distance between a and 6a is represented by S, it becomes S2O. Therefore, the surface of the metal film 5 exposed in the connection hole 6a becomes flat as shown in FIG.
The aspect ratio of can be set to a small value determined by the diameter and the thickness of the interlayer insulating film 6. Therefore, it is possible to improve the step coverage of the third layer wiring 7 in the connection hole 6a, thereby eliminating the risk of disconnection and reducing contact resistance.

これによって、一層目の配線3と三層目の配線7とを良
好に接続することができる。この結果、任意の位置で一
層目の配Ra3と三層目の配線7とを直接接続すること
が可能となるので、配線の自由度が高くなり、配線の効
率を向上させることができる。これによって、集積度の
向上を図ることができる。また、金属膜5の面積を十分
に小さくすることにより、二層目の配線に使用すること
のできる面積の減少を最小限に抑えることができる。な
お、前記接続孔4a、6aは垂直接続孔であってもテー
パ付接続孔であってもよい。
Thereby, the first layer wiring 3 and the third layer wiring 7 can be well connected. As a result, it becomes possible to directly connect the first layer wiring Ra3 and the third layer wiring 7 at any position, so that the degree of freedom in wiring increases and the efficiency of wiring can be improved. This makes it possible to improve the degree of integration. Further, by sufficiently reducing the area of the metal film 5, the decrease in the area that can be used for the second layer wiring can be minimized. Note that the connection holes 4a and 6a may be vertical connection holes or tapered connection holes.

以上1本発明を実施例に基づき具体的に説明したが1本
発明は前記実施例に限定されるものではなく、その要旨
を逸脱しない範囲において種々変更可能であることは言
うまでもない。
Although the present invention has been specifically described above based on examples, it goes without saying that the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof.

例えば、上述の実施例においては、S≧0としたが、接
続孔4aの径をdとした場合、少なくともs > −d
であればよい、また、金属膜5の形状は長方形以外の各
種形状とすることができるのみならず、アルミニウム膜
以外の金属その他の低抵抗の導電体膜により構成するこ
とができる。さらに、上述の実施例においては、三層配
線構造のLSIに本発明を適用した場合について説明し
たが。
For example, in the above embodiment, S≧0, but if the diameter of the connecting hole 4a is d, then at least s > −d
Moreover, the shape of the metal film 5 can be made into various shapes other than a rectangle, and it can also be made of a metal other than an aluminum film or other low-resistance conductive film. Furthermore, in the above-described embodiments, the case where the present invention is applied to an LSI with a three-layer wiring structure has been described.

例えば第3図に示すように四層配線構造のLSIに本発
明を適用することもできる。この場合には。
For example, the present invention can be applied to an LSI having a four-layer wiring structure as shown in FIG. In this case.

二層目の金属膜5□及び三層目の金属膜5□を用いて一
層目の配!!?I3と四層目の配線8とを良好に接続す
ることができる。なお、第3図において、符号9は層間
絶縁膜であり、符号9aは接続孔である。五層以上の配
線を有するLSIにも同様に本発明を適用することがで
きる。
The first layer is made using the second layer metal film 5□ and the third layer metal film 5□! ! ? I3 and the fourth layer wiring 8 can be well connected. In FIG. 3, reference numeral 9 is an interlayer insulating film, and reference numeral 9a is a connection hole. The present invention can be similarly applied to LSIs having five or more layers of wiring.

【発明の効果〕【Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

すなわち、上層配線と下層配線とを良好に接続すること
ができる。
That is, the upper layer wiring and the lower layer wiring can be well connected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は5本発明の一実施例による三層配線構造のLS
Iを示す平面図、 第2図は、第1図のx−xiに沿っての断面図。 第3図は1本発明の変形例を示す断面図である。 図中、1・・・半導体基板、2.4,6.9・・・層間
絶縁膜、4a、6a、9a・・・接続孔、3・・・配線
(下層配線)、5・・・金属膜(導電体膜)、7.8・
・・配線(上層配線)である。
FIG. 1 shows an LS with a three-layer wiring structure according to an embodiment of the present invention.
FIG. 2 is a sectional view taken along x-xi in FIG. 1; FIG. 3 is a sectional view showing a modification of the present invention. In the figure, 1... Semiconductor substrate, 2.4, 6.9... Interlayer insulating film, 4a, 6a, 9a... Connection hole, 3... Wiring (lower layer wiring), 5... Metal Film (conductor film), 7.8・
...Wiring (upper layer wiring).

Claims (1)

【特許請求の範囲】 1、絶縁膜により互いに分離された複数層の配線を有し
、これらの複数層の配線における上層配線と下層配線と
がこれらの上層配線及び下層配線の中間の導電体膜によ
り接続されている半導体集積回路装置であって、前記下
層配線と前記導電体膜とを接続するための接続孔と、前
記導電体膜と前記上層配線とを接続するための接続孔と
を互いにずらして設けたことを特徴とする半導体集積回
路装置。 2、前記接続孔が互いに重なり合わないことを特徴とす
る特許請求の範囲第1項記載の半導体集積回路装置。 3、前記上層配線、前記下層配線及び前記導電体膜がア
ルミニウム膜から成ることを特徴とする特許請求の範囲
第1項又は第2項記載の半導体集積回路装置。
[Claims] 1. A plurality of layers of wiring separated from each other by an insulating film, and an upper layer wiring and a lower layer wiring in these multiple layers of wiring are formed by a conductive film located between the upper layer wiring and the lower layer wiring. A semiconductor integrated circuit device in which a connection hole for connecting the lower layer wiring and the conductor film and a connection hole for connecting the conductor film and the upper layer wiring are connected to each other. A semiconductor integrated circuit device characterized by being provided in a staggered manner. 2. The semiconductor integrated circuit device according to claim 1, wherein the connection holes do not overlap each other. 3. The semiconductor integrated circuit device according to claim 1 or 2, wherein the upper layer wiring, the lower layer wiring, and the conductive film are made of an aluminum film.
JP4027687A 1987-02-25 1987-02-25 Semiconductor integrated circuit device Pending JPS63208247A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4027687A JPS63208247A (en) 1987-02-25 1987-02-25 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4027687A JPS63208247A (en) 1987-02-25 1987-02-25 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPS63208247A true JPS63208247A (en) 1988-08-29

Family

ID=12576103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4027687A Pending JPS63208247A (en) 1987-02-25 1987-02-25 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPS63208247A (en)

Similar Documents

Publication Publication Date Title
JPH09162279A (en) Semiconductor integrated circuit device and manufacture thereof
JP3109478B2 (en) Semiconductor device
JPS63208247A (en) Semiconductor integrated circuit device
TW469617B (en) Method and apparatus relating to interconnect lines
JPS63260054A (en) Semiconductor integrated circuit device
JPS60178641A (en) Semiconductor device
JPH03215995A (en) Multilayer wired module
JPH02161755A (en) Semiconductor device
JPH02183536A (en) Semiconductor device
JP2534714B2 (en) Semiconductor device
JPS60105251A (en) Semiconductor integrated circuit
JPS6235537A (en) Semiconductor device and manufacture thereof
JPH04186828A (en) Semiconductor device
JPH0467656A (en) Semiconductor device
JPH0268952A (en) Semiconductor device and manufacture thereof
JPS61188946A (en) Multilayer interconnection semiconductor integrated circuit
JPS62104138A (en) Semiconductor device
JPH03165037A (en) Semiconductor device
JPH01270248A (en) Semiconductor device
JPH04318957A (en) Semiconductor integrated circuit
JPS58191449A (en) Multilayer wiring structure
JPS6037749A (en) Formation of wiring layer
JPH05267470A (en) Integrated circuit device and its manufacture
JPS63237443A (en) Semiconductor device
JPS62241372A (en) Semiconductor device