JPS63204328A - パイプライン処理型情報処理装置 - Google Patents

パイプライン処理型情報処理装置

Info

Publication number
JPS63204328A
JPS63204328A JP62036485A JP3648587A JPS63204328A JP S63204328 A JPS63204328 A JP S63204328A JP 62036485 A JP62036485 A JP 62036485A JP 3648587 A JP3648587 A JP 3648587A JP S63204328 A JPS63204328 A JP S63204328A
Authority
JP
Japan
Prior art keywords
instruction
stage
retry
fault
pipeline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62036485A
Other languages
English (en)
Other versions
JPH0758465B2 (ja
Inventor
Kozo Yamano
山野 孝三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62036485A priority Critical patent/JPH0758465B2/ja
Publication of JPS63204328A publication Critical patent/JPS63204328A/ja
Publication of JPH0758465B2 publication Critical patent/JPH0758465B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパイプライン処理型情報処理装置に関する。
(従来の技術) 従来のパイプライン処理型情報処理装置では、ソフトウ
エアビジブルレジスタの更新を命令カウンタの更新まで
極力遅らせることにより命令カウンタの更新とソフトウ
エアビジブルな(ソフトウェアから操作可能な)レジス
タ(ペースレジスタ、汎用レジスタ等)の最初の更新ま
での命令リトライ不可期間の短縮を図っているが、障害
発生箇所のパイプライン上のステージを認識したりトラ
イネ可領域の削減がなされていなかフた。
(発明が解決しようとする問題点) 上述した従来のバイブライン処理型情報処理装置では、
処理ステージの認識がなされていないためリトライ不可
期間中ならば障害がいずれのパイプラインステージで発
生してもリトライ不可と見なさねばならずリトライ率を
実質的に向上させることができないという欠点がある。
(問題点を解決するための手段〕 本発明のパイプライン処理型情報処理装置は、命令カウ
ンタの更新タイミングを認識し、該夕、イミング以前に
ソフトウエアビジブルなレジスタの更新が行なわれた場
合にリトライ不可を示すリトライ不可表示手段と、 命令カウンタで糸される命令の先取りステージから演算
パイプラインの最終ステージまでを区別可能なステージ
識別手段と、 該ステージ識別手段を命令IDとしてパイプラインの各
ステージに移行させる手段と、障害発生時、前記ステー
ジ識別手段の内容を更新しないように制御する手段と、 命令カウンタステージ識別手段の値と障害発生ステージ
識別手段の値との一致検出手段と、該一致検出手段の結
果、一致した場斉に前記リトライ不可表示手段で示され
る内容を有効と判定し、不一致の場合、前記リトライ不
可表示手段で示される内容を無効として無条件にリトラ
イ可と判定する手段とを有する。
〔作 用〕
パイプライン上の障害発生ステージと該ステージで処理
中の命令の認識を行ない、命令リトライ不可期間中でも
実行命令と関連のない後続命令に関する障害に対しては
命令リトライを可能とすることにより、結果としてリト
ライ率が向上する。
(実施例) 次に、本発明の実施例について図面を参照して説明する
第3図はパイプライン処理の一例を示す図である。ステ
ージIFからステージSTまで6ステージに分割されて
いる。ステージIFは命令を取出す処理、ステージAC
はオペランドアドレスを生成する処理、ステージATは
論理アドレスを実アドレスに変換する処理、ステージC
Aはオペランドを読出す処理、ステージEXは読出され
たオペランドの演算処理そしてステージSTは演算結果
の格納を行なう処理である。
第4図は、第1図に示した各パイプラインステージに対
応して設けられた命令10レジスタを示す図である。各
パイプラインステージレジスタAIC,IR,〜、IC
が命令IDレジスタIDO〜ID6にそれぞれ対応して
いる。Plは命令IDレジスタ100およびID6のI
Dを更新する”◆l”カウント回路を表わしている。
第1図は本発明のパイプライン処理型情報処理装置の一
実施例の要部のブロック図である。
リトライ不可表示ビット3は、命令カウンタ2の更新以
前にソフトウエアビジブルレジスタ(不図示)の更新が
発生すると、演算制御部1からセット指示が信号線10
1を通して行なわれ、命令終了−の命令カウンタ2の更
新指示(信号線102)により命令カウンタ更新制御部
4が起動され、信号線103により命令カウンタ2の更
新(カウンタ回路5により)とともにリトライ不可表示
ビット3のリセットが行なわれる。しかし障害処理制御
部6から障害検出通知が信号線104により行なわれる
と、命令カウンタ2の更新および、リトライ不可表示ビ
ット3のリセットは抑止されてリトライ不可表示ビット
3がリトライ判定に使用される。
さらに、障害発生通知は信号線104から各ステージの
命令IDレジスタ100,101.ID2、ID3,1
04.ID5およびID6に行なわれ、各10レジスタ
100〜106は各ステージの10値を保持する。ID
選択回路7は、障害処理制御部6から信号線105を通
して送られてきた障害発生ステージ情報により障害発生
ステージの命令IDを選択する。ID比較回路8は、I
D選択回路14で選択された障害発生ステージの命令I
Dと実行命令IDを保持するIDレジスタID6の値を
比較し、一致したとき信号線108をオンにする。アン
ド回路9はリトライ不可表示ビット3の出力(信号線1
07)とID比較回路8の出力(信号線106)の論理
積をとり、障害処理制御部6に命令リトライの可または
不可を信号線+08により報告する。すなわち、リトラ
イ不可表示ビット3にリトライ不可が表示されていても
、ID比較回路8における比較の結果、信号線106が
オフ、つまり障害発生ステージが実行命令と異なるとき
はアンド回路9の出力である信号線108は”0”とな
り障害処理制御部6に命令リトライ可の報告が行なわれ
る。
第4図は本実施例における各パイプラインステージの流
れをタイミングチャートで表わしたものである。サイク
ルIでパイプラインステージレジスタAICに命令Aの
命令アドレスが設定されてからサイクル■以降サイクル
■でソフトウエアビジブルレジスタの更新が行なわれる
ことを示している。このとき命令IDレジスタもサイク
ルIで命令IDレジスタIDOに命令AのID″O”が
セットされてからサイクル■で命令■DレジスタID’
Sへ、サイクル■で命令IDレジスタID6へ命令ID
レジスタID5の内容に+!カウントして”l”がセッ
トされることを示している。木タイムチャートは命令C
がソフトウエアビジブルレジスタを4個更新する場合を
示した図で、命令CのIDも各ステージで4サイクル間
同−値(ここで2)となって命令Cが4サイクル命令で
あることがわかる。リトライ不可表示ビット3のリトラ
イ不可表示は命令Cでの最初のソフトウエアビジブルレ
ジスタ更新時、即ちサイクルIXから行なわれ、この表
示中は命令Cの実行に関する障害発生時は命令リトライ
不可となる。しかし、命令Cに関連しないパイプライン
ステージでの処理(例えばサイクルrXのIRステージ
またはサイクルXのLARステージなど)での障害発生
時は図に示すリトライ不可表示ビットを無視して命令リ
トライ可とみなすことができる。
〔発明の効果〕
以上説明したように本発明は、バイブライン上の障害発
生ステージと該ステージで処理中の命令の認識を行ない
、命令リトライ不可期間中でも実行命令と関連のない後
続命令に関する障害に対しては命令リトライを可能とす
ることにより、結果としてリトライ率が向上する効果が
ある。
【図面の簡単な説明】
第1図は本発明のパイプライン処理型情報処理装置の一
実施例の要部を示すブロック図、第2図は各パイプライ
ンステージの流れのタイミングチャート、第3図はバイ
ブラインの例を示す図、第4図は第3図に示した各パイ
プラインステージに対応して設けられた命令IDレジス
タを示す図である。 1・・・・・・演算制御部、 2−−−−−命令カウンタ、 3・・・−・リトライ不可表示ビット、4−−−−−−
命令カウンタ更新制御部、5−−−−−−カウンタ回路
、 6−−−−−障害処理制御部 7−−−−−− I D選択回路、 8−−−−−− I D比較回路、 9・・・・・・アンドゲート、 101〜108・・・・・・信号線、 IDθ〜106−−−−−−命令IDレジスタ。 リトライ不可表示 第1図 第3図 第4図

Claims (1)

  1. 【特許請求の範囲】 パイプライン処理型情報処理装置において、命令カウン
    タの更新タイミングを認識し、該タイミング以前にソフ
    トウエアビジブルなレジスタの更新が行なわれた場合に
    リトライ不可を示すリトライ不可表示手段と、 命令カウンタで示される命令の先取りステージから演算
    パイプラインの最終ステージまでを区別可能なステージ
    識別手段と、 該ステージ識別手段を命令IDとしてパイプラインの各
    ステージに移行させる手段と、 障害発生時、前記ステージ識別手段の内容を更新しない
    ように制御する手段と、 命令カウンタステージ識別手段の値と障害発生ステージ
    識別手段の値との一致検出手段と、該一致検出手段の結
    果、一致した場合に前記リトライ不可表示手段で示され
    る内容を有効と判定し、不一致の場合、前記リトライ不
    可表示手段で示される内容を無効として無条件にリトラ
    イ可と判定する手段とを有することを特徴とするバイプ
    ライン処理型情報処理装置。
JP62036485A 1987-02-18 1987-02-18 パイプライン処理型情報処理装置 Expired - Lifetime JPH0758465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62036485A JPH0758465B2 (ja) 1987-02-18 1987-02-18 パイプライン処理型情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62036485A JPH0758465B2 (ja) 1987-02-18 1987-02-18 パイプライン処理型情報処理装置

Publications (2)

Publication Number Publication Date
JPS63204328A true JPS63204328A (ja) 1988-08-24
JPH0758465B2 JPH0758465B2 (ja) 1995-06-21

Family

ID=12471122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62036485A Expired - Lifetime JPH0758465B2 (ja) 1987-02-18 1987-02-18 パイプライン処理型情報処理装置

Country Status (1)

Country Link
JP (1) JPH0758465B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02127731A (ja) * 1988-11-08 1990-05-16 Nec Corp 演算レジスタのバイパスチェック方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02127731A (ja) * 1988-11-08 1990-05-16 Nec Corp 演算レジスタのバイパスチェック方式

Also Published As

Publication number Publication date
JPH0758465B2 (ja) 1995-06-21

Similar Documents

Publication Publication Date Title
JP2005317023A (ja) データ処理装置のブレークポイント論理ユニット、デバッグ論理、およびブレークポイントの方法
JPS5886648A (ja) トレ−ス装置
JPS61243536A (ja) デ−タ処理装置における先行制御装置
JPS63204328A (ja) パイプライン処理型情報処理装置
JPH06202907A (ja) デバッグ支援装置
JPH01231126A (ja) 情報処理装置
JPS5880743A (ja) マイクロプロセツサ用フエツチ予告装置
JP3651099B2 (ja) プログラマブルコントローラ
JPH02126345A (ja) 情報処理装置
JPH02181236A (ja) デバッグ装置
JPH03282635A (ja) プリフェッチ型プロセッサのブレーク制御装置およびトレース制御装置
JP2000222243A (ja) デバッグ装置及びデバッグ方法
JPS6255738A (ja) プログラムカウンタトレ−ス機構をもつデ−タ処理装置
JPS63201832A (ja) パイプライン処理型情報処理装置
JPS6284348A (ja) マイクロコンピユ−タ
JPH0424836A (ja) マイクロプロセッサ
JPS6048549A (ja) マイクロプロセッサの状態表示回路
JPH04235638A (ja) プリフェッチ機能付マイクロプロセッサ
JPS63201734A (ja) デ−タ処理装置試験方式
JPS62143143A (ja) ブランチトレ−ス制御方式
JPH07105000A (ja) フェッチエラー制御装置
JPH03255913A (ja) 計測装置
JPH06276258A (ja) ディジタル信号処理装置
JPH02190943A (ja) 擬似障害発生装置
JPH02297225A (ja) マイクロプロセッサ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term