JPS63201841A - プログラム・デバツグ方式 - Google Patents

プログラム・デバツグ方式

Info

Publication number
JPS63201841A
JPS63201841A JP62033222A JP3322287A JPS63201841A JP S63201841 A JPS63201841 A JP S63201841A JP 62033222 A JP62033222 A JP 62033222A JP 3322287 A JP3322287 A JP 3322287A JP S63201841 A JPS63201841 A JP S63201841A
Authority
JP
Japan
Prior art keywords
test
module
program
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62033222A
Other languages
English (en)
Inventor
Hiroki Mochizuki
裕樹 望月
Masayuki Miyoshi
三善 正之
Yoshimitsu Takiguchi
滝口 好光
Toshimichi Kojima
小島 利道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62033222A priority Critical patent/JPS63201841A/ja
Publication of JPS63201841A publication Critical patent/JPS63201841A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は1大規模プログラムのシステムテスト方式と、
プログラムの単体・組合わせテスト方式に関する。
結果である画面データを記憶媒体に記憶しておき再テス
トのとき記憶媒体からキー人力データを取出してこれを
入力し、それによる画面データを前記媒体に記憶してい
た画面データと比較することを特徴とするものであり、
プログラムの一部であるモジュールの入力・出力データ
の記憶機能及び前記入力・出力データをモジュ−ルの単
体・組合せテストに利用する機能は持っていない。
〔発明が解決しようとする問題点〕
従来の技術では、大規模プログラムの不良原因追求にお
いて、不良モジュールを特定しても、大規模プログラム
のままで、その原因を発見することはプログラム動作が
複雑であり困難である。従って、不良が内在すると思わ
れるモジュールを切り出し、モジュール単体テストで不
良の再現を行い原因を発見する方法が有利である。
モジュール単体テストでは、実行時間も短かくまたメモ
リ容量も小さいため大規模テストのテストに比べ容易に
原因が発見できる。しかし、不良を再現するためにはモ
ジュール単体のテストデータを作成する必要があり、そ
の作成工数が大きくまた、複雑な入出力データを誤りな
く作成することは難しい。
本発明の目的は、システムテスト時に発見された不良の
原因究明のために、不良が内在すると考えられるモジュ
ールの単体テストデータを容易に作成する手段を提供す
ることである。
〔問題点を解決するための手段〕
上記目的は、大規模プログラムテストシステム及び単体
・組合せテストシステムで以下の処理を実行することに
より達成される。
(1)  大規模プログラムテストシステムの外部記憶
装置に入力・出力データを退避する記憶領域を確保する
(2)入力・出力データを退避するモジュールの入口、
出口のアドレスをアドレステーブルに登録する。また、
退避する入力・出力データのエリア名称を入力・出力テ
ーブルに登録する。
(6)  被テストプログラム実行時、上記モジ−一ル
の入口に達したとき上記モジュールの入力テーブルに登
録されているエリア名称の内容を、上記入力データ記憶
領域に退避する。
(4)上記モジュールの出口に達したとき、上記モジュ
ールの出力テーブルに登録されているエリア名称の内容
を、上記出力データ記憶領域に退避する。
(5)上記モジュールを切り出し、単体・組合せテスト
システムに格納する。
(6)退避した入力データを上記モジュールに与え、そ
のモジュールを実行し、出力をファイルに退避する。
(7)  システムテスト時に退避した出力ファイルと
モジュール単体テストで退避した出力ファイルを比較す
る。
〔作用〕
大規模プログラムテストでは、アドレステーブルを参照
することにより、そのアドレスの命令が実行されるたび
に、入力テーブルまたは出力チー、 3 。
プルに格納されているエリア名称のメモリ内容を外部記
憶装置に退避する・ モジュール単体テストまたは複数モジュールの組合せテ
ストでは、上記外部記憶装置から入力データを読み込み
、該モジュールに与え実行する。
その結果を外部記憶装置に退避し、大規模プログラムテ
スト時に退避したファイルと比較する。
これにより、誤りの修正ミスを容易に摘出することが出
来る。
〔実施例〕
以下、本発明の一実施例を第1図、第2図により説明す
る。
第1図は、システムテストにおいて、不良モジュールの
入力・出力データを退避する1方式の説明図である。
第1図において、1は不良モジュールを含む被テストプ
ログラム、2は不良モジュール、3は大規模プログラム
テストシステム、4はモジュール入口・出口監視プログ
ラム、5はモジニール入力データ退避プログラム、6は
モジュール出力デ−・ 4 ・ 夕退避プログラム、7はアドレステーブル、8は入力デ
ータ編集チー?°ル、9は出力データ編集テーブル、1
0は入力・出力データを退避する外部記憶装置である。
また、実線はデータ退避時のデータの流れを、破線はデ
ータ退避時の参照関係を表している。
被テストプログラム1ば、複数のモジュールで構成され
る大規模プログラムであり、不良モジ一一ル2を含んで
いる。大規模プログラムテストシステム6は、モジュー
ル入口・出口監視プログラム4、モジュール入カデータ
退避プログラム5、モジュール出力データ退避プログラ
ム6がら構成される。
アドレステーブル7は、被テストプログラム1のアドレ
ス部とモジュール入口、出口フラグから成り、モジュー
ル入口及び出口のアドレスを指示する。入力データテー
ブル8は、モジュール入口アドレス、入力データアドレ
ス、入力データ長、入力データ退避フォーマットから成
り、モジュール入力データ退避時の退避データ、フォー
マットを指示する。同様に出力データテーブル9は、モ
ジュール出ロアドレス、出力データアドレス、出力デー
タ長、出力データ退避フォーマットから成り、モジュー
ル出力データ退避時の退避データ、フォーマットを指示
する。アドレステーブル7、入力データテーブル8、出
力データテーブル9は、外部記憶装置に作成し、システ
ムテスト実行時、大規模プログラムテストシステムにロ
ードされ、参照される。外部記憶装置10は、ブイレフ
) IJ部とデータ部とから成り、ディレクトリ部は、
退避データの格納場所、データ部はデータの退避が起き
た被テストプログラム実行開始からの出力回数記憶領域
及び退避データ記憶領域から成る。
モジュール入力・出力データの退避は、下記のような処
理により行われる。
0)アドレステーブル7、入力データテーブル8出力デ
ータテーブル9を外部記憶装置上に作成する・ ■被テストプログラム1、上記アドレステーブル7、入
力データテーブル8、出力データテーブル9を、システ
ムテスト開始前にロードする。
■被テストプログラム1の実行では、ほかのモジュール
へ制御を直前に、モジュール入口・出口監視プログラム
4に制御を移す。
■モジュール入口、出口監視プログラム4は、アドレス
テーブル7を参照し、アドレステーブル7に登録されて
おれば、入口なのか出口なのかを判定する。入口の場合
は、モジュール入力データ退避プログラム5を、出口の
場合はモジュール出力データ退避プログラム6を実行す
る。実行後、被テストプログラム1に制御を移す。
■モジュール入力データ退避プログラム5は、入力デー
タテーブル8を参照して出力回数と共に入力データを外
部記憶装置10に出力する。
■モジュール出力データ退避プログラム6は、出力デー
タテーブル9を参照して出力回数と共に出力データを外
部記憶装置10に出力する。
被テストプログラムを続行し、不良モジュール2を起動
するたびに、上記■ないし■の処理が行われ、不良モジ
ュール20入力・出力データか外、7 。
部記憶装置10に退避される。
第2図は、単体・組合せテストにおいて、不良モジュー
ルの入力・出力データを回復・利用する1方式の説明図
である。
第2図において、8は入力データテーブル、9は出力デ
ータテーブル、10は入力・出力データを退避した外部
記憶装置、11は単体・組合せテストシステム、12は
モジュール入カデータ回復プログラム、13はモジュー
ル起動プログラム、14はモジュール出力データ回復プ
ログラム、15はモジュール出力結果比較プログラム、
2は不良モジュールである。
入力データテーブル8、出力データテーブル9外部記憶
装置10は、システムテストでモジュール入力・出力デ
ータの退避に使用したものと同一である。
単体・組合せテストシステム11は、モジュール入力デ
ータ回復プログラム12、モジュール起動プログラム1
3、モジュール出力データ回復プログラム14、モジュ
ール出力結果比較プログラム15゛ 8 。
で構成される。
モジュール入力・出力データの回復、再現テスト・デグ
レードチェックへの利用は、下記のような処理により行
われる。
■不良モジュール2、入力データテーブル8、出力デー
タテーブル9を、単体・組合せテスト開始前にロードす
る。
■モジュール入力データ回復プログラムを起動し、1番
目の入力データを外部記憶装置10かも読み込む。
■上記入力データを入力データテーブル8に従って不良
モジュール2の入力データアドレスに設定し、モジュー
ル起動プログラム13を起動して不良モジュール2を起
動する。
■不良モジュール2の実行がモジュール出口に到達した
とき、モジュール出力データをファイルに退避する。
■モジュール出力結果比較プログラム15を起動し、シ
ステムテスト時に退避したファイルとモジュール単体テ
ストあるいは組合せテスト時に退避したファイルを比較
し、一致あるいは不一致の旨を表示する。
上記■ない1−■の処理を行うことにより、不良モジュ
ール2の再現テスト・デバッグを行い、上記■ないし■
の処理を行うことにより、修正済みモジュールのデグレ
ードチェックを行う。
〔発明の効果〕
本発明によれば、システムテストで発生した不良を含む
モジュールの単体・組合せテストレベルの再現テストの
テストデータを自動的に作成することができる。
そして、作成したモジュール入カデータを使用すること
により、システムテスト時の該当モジュールの動作を単
体・組合せテストで正確に再現できる。又、作成したモ
ジー一段出力データを使用することにより、修正済みモ
ジュールのデグレードチェックを漏れな〈実施できる。
以上により、テストデータ作成工数の削減、テストの再
現性・正確性が確保される効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の方式の説明図、第2図は単
体・組合せテスト方式の説明図である。 1・・・被テストツーログラム、2・・・不良モジュー
ル。 3・・・システムテストシステム、4・・・モジュール
入口・出口監親プログラム、5・・・モジュール入カデ
ータ退避プログラム、6・・・モジュール出力データ退
避プログラム、7・・・アドレステーブル、8・・・入
力データテーブル、9・・・出力データノルプル、10
・・・外部記憶装置・

Claims (1)

    【特許請求の範囲】
  1. 1、複数のモジュールが連結されて構成される大規模プ
    ログラムのシステムテストにおいて、1個以上の任意モ
    ジュールの入力、出力データをファイルに退避する手段
    と、該モジュールの単体テストまたは複数モジュールの
    組合せテストにおいて、前記退避ファイルから入力デー
    タを読み込み、該モジュールに与える手段と、該モジュ
    ールを実行する手段と、システムテスト時に退避したフ
    ァイルとモジュール単体テストまたは組合せテストの出
    力を比較する手段とを持つことを特徴とするプログラム
    ・デバッグ方式。
JP62033222A 1987-02-18 1987-02-18 プログラム・デバツグ方式 Pending JPS63201841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62033222A JPS63201841A (ja) 1987-02-18 1987-02-18 プログラム・デバツグ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62033222A JPS63201841A (ja) 1987-02-18 1987-02-18 プログラム・デバツグ方式

Publications (1)

Publication Number Publication Date
JPS63201841A true JPS63201841A (ja) 1988-08-19

Family

ID=12380419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62033222A Pending JPS63201841A (ja) 1987-02-18 1987-02-18 プログラム・デバツグ方式

Country Status (1)

Country Link
JP (1) JPS63201841A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6565143B2 (en) 2000-04-05 2003-05-20 Shinichi Okamoto Camping car
CN104679656A (zh) * 2015-03-13 2015-06-03 哈尔滨工程大学 一种自适应调整缺陷检测率的组合测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6565143B2 (en) 2000-04-05 2003-05-20 Shinichi Okamoto Camping car
CN104679656A (zh) * 2015-03-13 2015-06-03 哈尔滨工程大学 一种自适应调整缺陷检测率的组合测试方法

Similar Documents

Publication Publication Date Title
JPH06222952A (ja) デバッグ支援装置
CN110727603A (zh) 一种基于ui自动化测试定位元素的改进方法
CN111274130A (zh) 一种自动化测试方法、装置、设备及存储介质
JPS63201841A (ja) プログラム・デバツグ方式
JPS61145649A (ja) アドレスシラブル組合せ試験方式
JP3206096B2 (ja) 入力データ処理装置
CN114265779A (zh) 定位程序宕机位置的方法、装置、电子设备、存储介质
JPH04540A (ja) デバック装置
CN117827744A (zh) 基于内核快照导出的分析方法及装置
CN114968806A (zh) 单元测试用例的生成方法、装置、设备及介质
CN117724436A (zh) 用于dcs系统的测试方法、装置、存储介质及电子设备
CN113672498A (zh) 一种自动化诊断测试方法、装置和设备
JP3399741B2 (ja) ダンプデータの表示方法及び障害解析システム
JPS62224833A (ja) デ−タ形式の適否検査方式
JP2001202272A (ja) デバッグの方法とこの方法を用いたデバッグ装置及びデバッグの方法を記録した記録媒体
JPS60549A (ja) メモリ試験方式
JP2560545B2 (ja) インタフェース検査処理装置
JP2000322287A (ja) 情報処理装置および情報処理方法
JPS61279951A (ja) プログラム網羅率計測システム
JPH0358254A (ja) チャネルのデータ転送試験方式
JPH0659937A (ja) ロードモジュール単体テスト支援装置
JPH04101240A (ja) 交換ソフトウェアの試験方式
JPH02100146A (ja) トレース決定方式
JPS6269329A (ja) メモリ破壊位置検出方式
JPH02294837A (ja) 情報処理装置の試験方式