JPS63193610A - 保護回路 - Google Patents
保護回路Info
- Publication number
- JPS63193610A JPS63193610A JP62025782A JP2578287A JPS63193610A JP S63193610 A JPS63193610 A JP S63193610A JP 62025782 A JP62025782 A JP 62025782A JP 2578287 A JP2578287 A JP 2578287A JP S63193610 A JPS63193610 A JP S63193610A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- output
- output stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
゛本発明は、保護回路に関し、特にＰＮＰ型出力段トラ
ンジスタの精度の高い電流制限保護回路に関する。
ンジスタの精度の高い電流制限保護回路に関する。
従来回路の一例を第２図に示す。Ｑｌ 、Ｑ２ 。
Ｑ３ 、Ｑ４ 、Ｑ７ 、Ｑ８はトランジスタ、ｆＬｌ
。
。
Ｒ２、Ｒ３、Ｒ４、Ｒ６、Ｒ７は抵抗、１はバイアス回
路、ａｉｔ電源端子、ｂは出力端子、Ｃは接地端子、Ｒ
ＬＩは負荷回路である。斯かる電流制限保護回路に於い
て、トランジスタＱｌ ｌＱ２ 、Ｑ３、及び抵抗比１
．几２、及びバイアス回路１は、出力段トランジスタ駆
動回路、トランジスタＱ４゜Ｑ８及び抵抗Ｒ３，几６．
Ｒ７は、電流制限保護回路、トランジスタＱ７は出力段
トランジスタである。
路、ａｉｔ電源端子、ｂは出力端子、Ｃは接地端子、Ｒ
ＬＩは負荷回路である。斯かる電流制限保護回路に於い
て、トランジスタＱｌ ｌＱ２ 、Ｑ３、及び抵抗比１
．几２、及びバイアス回路１は、出力段トランジスタ駆
動回路、トランジスタＱ４゜Ｑ８及び抵抗Ｒ３，几６．
Ｒ７は、電流制限保護回路、トランジスタＱ７は出力段
トランジスタである。
次に第２図により従来回路の動作を簡単に説明する。
出力端子すに負荷回路Ｒ１，＋が接続された時、定常時
この負荷回路ＲＬが必要とする電流を出力段トランジス
タＱ７が出力電流■ｏとして供給し、負荷回路ＲＬの変
動による出力段トランジスタの駆動は以下に示す様に行
なわれる。
この負荷回路ＲＬが必要とする電流を出力段トランジス
タＱ７が出力電流■ｏとして供給し、負荷回路ＲＬの変
動による出力段トランジスタの駆動は以下に示す様に行
なわれる。
出力電流ＩＯは、電源端子ａ、抵抗Ｒ６より出力段トラ
ンジスタＱ７を通し出力端子す、負荷回路ＲＬへと流れ
る。この出力電流■ｏによる抵抗Ｒ６の電圧降下ＶＲａ
と出力段トランジスタＱ７のベース・エミッタ間電位差
Ｖ ＢＥＱ７の和の電位により出力段トランジスタＱ７
とカレントミラー回路を構成しているトランジスタＱ３
のコレクタ電流が決まる。
ンジスタＱ７を通し出力端子す、負荷回路ＲＬへと流れ
る。この出力電流■ｏによる抵抗Ｒ６の電圧降下ＶＲａ
と出力段トランジスタＱ７のベース・エミッタ間電位差
Ｖ ＢＥＱ７の和の電位により出力段トランジスタＱ７
とカレントミラー回路を構成しているトランジスタＱ３
のコレクタ電流が決まる。
Ｔ
ＶＢＨｒ ＝ −ｌｎ＋（Ａ４ＥＱｙ ／Ｉｓ）。
Ｔ
Ｒ６ＩＥＱｙ＋ −１ｎ（ＡＩＥｑｙ／Ｉｓ）ここでＩ
Ｃ＞ Ｉ Ｂ よシ、 ＩＣＱ７〜ＩＥＱ７ ＩＣＱｓ ”’ｒＩＥＱ３従
って ＩｃＱ７−Ｂ・ＩＣＱ３ ＶＢＥＱ７ ”、 ） ランジスタＱ７のベース・エミ
ッタ間電位差 ＶＨＥＱ３ ”、 ）ランジスタＱ３のベース・エミッ
タ間電位差 工ＣＱ７：トランジスタＱ７のコレクタ電流■ｃＱ３；
トランジスタＱ３のコレクタ電流１ｓ；トランジスタの
飽和電流 Ａ ；トランジスタＱ？、Ｑ３のエミツタ面積比 Ｂ ；カレントミラー回路電流比 このトランジスタＱ３のコレクタ電流ＩＣＱｍがトラン
ジスタＱ２のコレクタ電流ＩＣＱ２ となシ、抵抗Ｒ２
，トランジスタＱ２のベース・エミッタ間電位差及び抵
抗Ｒ１によりトランジスタＱ１のコＩｃｃｕ：トランジ
スタＱｌのコレクタ電流ＩＣＱ！’、）ランジスタＱ２
のコレクタ電流■ｓ′；トランジスタの飽和電流 ここでこのトランジスタＱ１はエミッタフォロワーであ
り、バイアス回路ｌにてバイアスされていることによシ
出力段トランジスタＱ７を駆動されている。
Ｃ＞ Ｉ Ｂ よシ、 ＩＣＱ７〜ＩＥＱ７ ＩＣＱｓ ”’ｒＩＥＱ３従
って ＩｃＱ７−Ｂ・ＩＣＱ３ ＶＢＥＱ７ ”、 ） ランジスタＱ７のベース・エミ
ッタ間電位差 ＶＨＥＱ３ ”、 ）ランジスタＱ３のベース・エミッ
タ間電位差 工ＣＱ７：トランジスタＱ７のコレクタ電流■ｃＱ３；
トランジスタＱ３のコレクタ電流１ｓ；トランジスタの
飽和電流 Ａ ；トランジスタＱ？、Ｑ３のエミツタ面積比 Ｂ ；カレントミラー回路電流比 このトランジスタＱ３のコレクタ電流ＩＣＱｍがトラン
ジスタＱ２のコレクタ電流ＩＣＱ２ となシ、抵抗Ｒ２
，トランジスタＱ２のベース・エミッタ間電位差及び抵
抗Ｒ１によりトランジスタＱ１のコＩｃｃｕ：トランジ
スタＱｌのコレクタ電流ＩＣＱ！’、）ランジスタＱ２
のコレクタ電流■ｓ′；トランジスタの飽和電流 ここでこのトランジスタＱ１はエミッタフォロワーであ
り、バイアス回路ｌにてバイアスされていることによシ
出力段トランジスタＱ７を駆動されている。
次に異常時つま９負荷回路几りのインピーダンスが異常
に低下、或いは出力端子すが接地されたことによる出力
電流工ｏの異常増加、この時出力段トランジスタの過電
流による破壊を防止する為に電流制限保護回路が動作す
る。
に低下、或いは出力端子すが接地されたことによる出力
電流工ｏの異常増加、この時出力段トランジスタの過電
流による破壊を防止する為に電流制限保護回路が動作す
る。
出力電流Ｉｏが異常増加した場合、出力段トランジスタ
Ｑ７とカレントミラー回路を構成しているトランジスタ
Ｑ８のコレクタ電流■ｃＱ８ も増加し、このＩＣＱ
ｓ と抵抗Ｒ３の電圧降下■Ｒ３によりトランジスタ
Ｑ４をゝゝＯＮ“させ、トランジスタＱ１のドライブ電
流をこのトランジスタＱ４ｔ［い込むことによシ、トラ
ンジスタＱｌを５０１” Ｆ ”させ、出力段トランジ
スタＱ７の駆動を中止し、出力電流■ｏの異常増加に伴
う出力段トランジスタＱ７の破壊を防ぐ、電流制限保護
回路動作をする。
Ｑ７とカレントミラー回路を構成しているトランジスタ
Ｑ８のコレクタ電流■ｃＱ８ も増加し、このＩＣＱ
ｓ と抵抗Ｒ３の電圧降下■Ｒ３によりトランジスタ
Ｑ４をゝゝＯＮ“させ、トランジスタＱ１のドライブ電
流をこのトランジスタＱ４ｔ［い込むことによシ、トラ
ンジスタＱｌを５０１” Ｆ ”させ、出力段トランジ
スタＱ７の駆動を中止し、出力電流■ｏの異常増加に伴
う出力段トランジスタＱ７の破壊を防ぐ、電流制限保護
回路動作をする。
ＶＢ ＝ＶＢＥｑ＠＋ Ｉ ＣＱ８１Ｒ７Ｖｎ’＝ＶＢ
Ｈｙ＋Ｉ□ ｅＲに こで■Ｂ−■Ｂ′を満たす工ｏの時保護回路が動作する
。
Ｈｙ＋Ｉ□ ｅＲに こで■Ｂ−■Ｂ′を満たす工ｏの時保護回路が動作する
。
１ ”）ランジスタＱ４ＯＮ時のベース・此＾５）
。
。
エミッタ間電位差
Ｖ ＢＥＱフ；トランジスタＱ７ＯＮ時のベース・エミ
ッタ間電位差 ＶＢＥＱＩＩ ： トランジスタＱｇＯＮ時のベース・
エミッタ間電位差 ＩＣＱ８：）ランジスタＱ８のコレクタ電流Ｉ／ 、Ｉ
／’ ： トランジスタの飽和電流ＩＤ（ＭＡＸ）
：バイアス回路ｌのトランジスタＱ１の最大ドライブ電
流 ■Ｂ：トランジスタＱ８のベース電位 、Ｖｎ：）ランジスタＱ７のベース電位〔発明が解決し
ようとする問題点〕 上述した従来の電流制限保護回路は、出力段トランジス
タと電流検出回路トランジスタは、カレントミラー回路
の構成となっている３゜ここで集積回路化を考慮すると
、出力段トランジスタの設計は最小になる様にするので
出力電流ＩＯ（＃ＩＥ ；出力段トランジスタ電流）が
推奨動作範囲内で、第３図の領域１つまシ ｖＢＥ；トランジスタのベース・エミッタ間電位差 ＩＥ；トランジスタのエミッタ電流 工ｓ ；トランジスタの飽和電流 で決まる領域になる様トランジスタ・サイズを決定する
為、電流制限保護回路動作時の出力電流■。
ッタ間電位差 ＶＢＥＱＩＩ ： トランジスタＱｇＯＮ時のベース・
エミッタ間電位差 ＩＣＱ８：）ランジスタＱ８のコレクタ電流Ｉ／ 、Ｉ
／’ ： トランジスタの飽和電流ＩＤ（ＭＡＸ）
：バイアス回路ｌのトランジスタＱ１の最大ドライブ電
流 ■Ｂ：トランジスタＱ８のベース電位 、Ｖｎ：）ランジスタＱ７のベース電位〔発明が解決し
ようとする問題点〕 上述した従来の電流制限保護回路は、出力段トランジス
タと電流検出回路トランジスタは、カレントミラー回路
の構成となっている３゜ここで集積回路化を考慮すると
、出力段トランジスタの設計は最小になる様にするので
出力電流ＩＯ（＃ＩＥ ；出力段トランジスタ電流）が
推奨動作範囲内で、第３図の領域１つまシ ｖＢＥ；トランジスタのベース・エミッタ間電位差 ＩＥ；トランジスタのエミッタ電流 工ｓ ；トランジスタの飽和電流 で決まる領域になる様トランジスタ・サイズを決定する
為、電流制限保護回路動作時の出力電流■。
では出力段トランジスタの動作領域は、第３図の領域■
、つま夛 ｒｅ；トランジスタのエミッタ・ダイオード抵抗 ｒｂｂ’： トランジスタのベース抵抗ＩＢ：トランジ
スタのベース電流 で決まる領域となる。
、つま夛 ｒｅ；トランジスタのエミッタ・ダイオード抵抗 ｒｂｂ’： トランジスタのベース抵抗ＩＢ：トランジ
スタのベース電流 で決まる領域となる。
従って電流制限保護回路動作時、出力段トランジスタは
第３図の領域■、また電流検出回路のトランジスタは第
３図の領域Ｉの範囲で動作している為、カレントミラー
性が崩れ、つまシトランジスタサイズ比及び抵抗比で電
流比が決１らない為、保護回路動作点がずれる。よって
電流制限保護回路の動作点設定精度は低下し、ベース抵
抗ｒｂｂ〆等による影響によシバラツキも大きくなる。
第３図の領域■、また電流検出回路のトランジスタは第
３図の領域Ｉの範囲で動作している為、カレントミラー
性が崩れ、つまシトランジスタサイズ比及び抵抗比で電
流比が決１らない為、保護回路動作点がずれる。よって
電流制限保護回路の動作点設定精度は低下し、ベース抵
抗ｒｂｂ〆等による影響によシバラツキも大きくなる。
また出力電流Ｉｏの推奨範囲が広がる事によシ、出力段
トランジスタと電流検出回路トランジスタのトランジス
タサイズ比も大きくなりカレントミラー回路のオフセッ
ト量も大きくなり、更に動作点のバラツキは大きくなる
。
トランジスタと電流検出回路トランジスタのトランジス
タサイズ比も大きくなりカレントミラー回路のオフセッ
ト量も大きくなり、更に動作点のバラツキは大きくなる
。
以上述べた様に従来のＰＮＰ型出力段トランジスタの電
流制限保護回路には２つの大きな欠点がある。
流制限保護回路には２つの大きな欠点がある。
また、従来回路にて上記２つの欠点を解決する為には、
トランジスタＱ７ 、Ｑ８’ｅ必要以上に大きくしなく
てはならないという問題が発生する。
トランジスタＱ７ 、Ｑ８’ｅ必要以上に大きくしなく
てはならないという問題が発生する。
本発明のＰＮＰ型出力段トランジスタの電流制限保護回
路は、出力電流検出用のカレントミラー回路と、カレン
トミラー回路の入力となる定電流回路を有している。
路は、出力電流検出用のカレントミラー回路と、カレン
トミラー回路の入力となる定電流回路を有している。
次に図面を参照して本発明ケよシ詳細に説明する。
第１図に本発明の一実施例を示す。Ｑｌ、Ｑ２゜Ｑ３
、Ｑ４ 、Ｑ５ 、Ｑ６ 、Ｑ７はトランジスタ、Ｒｔ
、几２ 、Ｒ３、Ｒ４、Ｒ５、Ｒ６は抵抗、１はバイア
ス回路、２は定電流回路、ａは電源端子すは出力端子、
Ｃは接地端子、ｆＬＬは負荷回路である。この一実施例
において、出力段トランジスタと出力段トランジスタ駆
動回路は前第２図と同一構成であるが、電流制限保護回
路はトランジスタＱ４ 、Ｑ５ 、Ｑ６．抵抗Ｒ３、Ｒ
５、Ｒ６及び定電流回路２によ多構成している。尚、前
第２図と同−記同一番号の素子は同一素子を示す。
、Ｑ４ 、Ｑ５ 、Ｑ６ 、Ｑ７はトランジスタ、Ｒｔ
、几２ 、Ｒ３、Ｒ４、Ｒ５、Ｒ６は抵抗、１はバイア
ス回路、２は定電流回路、ａは電源端子すは出力端子、
Ｃは接地端子、ｆＬＬは負荷回路である。この一実施例
において、出力段トランジスタと出力段トランジスタ駆
動回路は前第２図と同一構成であるが、電流制限保護回
路はトランジスタＱ４ 、Ｑ５ 、Ｑ６．抵抗Ｒ３、Ｒ
５、Ｒ６及び定電流回路２によ多構成している。尚、前
第２図と同−記同一番号の素子は同一素子を示す。
次に第１図に示した電流制限保護回路の動作を説明する
。但し、負荷の変動における出力段トランジスタの制御
は、従来回路と同様なので省略する。
。但し、負荷の変動における出力段トランジスタの制御
は、従来回路と同様なので省略する。
出力端子すに非常にインピーダンスの低い負荷回路が接
続されたことにより、出力電流工ｏが異常に増加した場
合、この出力電流工０と抵抗Ｒ６の電圧降下ＶＲｇによ
りトランジスタＱ６のベース・エミッタ間電位差と抵抗
Ｒ６の電圧降下ＶＲ４の和の電位が増加するのでトラン
ジスタＱ６とカレントミラー回路を構成しているトラン
ジスタＱ５のコレクタ電流ＩＣＱＳ も増加すること
により、ｋＴ −Ｒ６・（Ｉ Ｏ＋１２ ）十−Ｉｎ （Ｉ２／Ｉｓ’
）Ｉｇｑｓ：トランジスタＱ５のエミッタ電流Ｉｓ＋
Ｉｓ’：）ランジスタの飽和電流■２ ；定電流回路２
の電流 このトランジスタＱ５のコレクター電流■ｃＱ５と抵抗
几３の電圧降下ｖＲ３によりトランジスタＱ４ｉＯＮさ
せトランジスタＱ１のドライブ電流をこのトランジスタ
Ｑ４が吸い込むことにょシトランジスタＱ１をＯｆ”
Ｆさせ出力段トランジスタＱ７の駆動を中止し、出力電
流■ｏの増加に伴う出力段トランジスタＱ７の破壊を防
ぐ保護回路動作をする。
続されたことにより、出力電流工ｏが異常に増加した場
合、この出力電流工０と抵抗Ｒ６の電圧降下ＶＲｇによ
りトランジスタＱ６のベース・エミッタ間電位差と抵抗
Ｒ６の電圧降下ＶＲ４の和の電位が増加するのでトラン
ジスタＱ６とカレントミラー回路を構成しているトラン
ジスタＱ５のコレクタ電流ＩＣＱＳ も増加すること
により、ｋＴ −Ｒ６・（Ｉ Ｏ＋１２ ）十−Ｉｎ （Ｉ２／Ｉｓ’
）Ｉｇｑｓ：トランジスタＱ５のエミッタ電流Ｉｓ＋
Ｉｓ’：）ランジスタの飽和電流■２ ；定電流回路２
の電流 このトランジスタＱ５のコレクター電流■ｃＱ５と抵抗
几３の電圧降下ｖＲ３によりトランジスタＱ４ｉＯＮさ
せトランジスタＱ１のドライブ電流をこのトランジスタ
Ｑ４が吸い込むことにょシトランジスタＱ１をＯｆ”
Ｆさせ出力段トランジスタＱ７の駆動を中止し、出力電
流■ｏの増加に伴う出力段トランジスタＱ７の破壊を防
ぐ保護回路動作をする。
ここでＶＡ −ＶＡ’ ｋ満たす■ｏ の時保膜回路動
作をする。
作をする。
ｖＡ；トランジスタＱ５ベース電位
■Ａ′；トランジスタＱ６ペース電位
従って電流検出用にカレントミラー回路を有することに
より抵抗Ｒ６にて出力電流工０を直接検知することが出
来る、つまシ従来回路の様に抵抗と出力段トランジスタ
のベース・エミッタ間電位差の和で検知するのでないの
で、推奨の出力電流■。
より抵抗Ｒ６にて出力電流工０を直接検知することが出
来る、つまシ従来回路の様に抵抗と出力段トランジスタ
のベース・エミッタ間電位差の和で検知するのでないの
で、推奨の出力電流■。
の範囲が広がっても電流検出のカレントミラー回路のト
ランジスタＱ５１Ｑ６のトランジスタサイズ比も大きく
する必要もないので、オフセットも生じにくくバラツキ
を少なくする事が出来る。
ランジスタＱ５１Ｑ６のトランジスタサイズ比も大きく
する必要もないので、オフセットも生じにくくバラツキ
を少なくする事が出来る。
また、電流制限保護回路動作時でもトランジスタＱ５．
Ｑ６の動作点を、第３図の領域■つまりｋＴ ＶＢＥ −１ｎ（ＩＥ／Ｉｓ） にすることが出来る為、トランジスタＱ５．Ｑ６は常に
カレントミラー回路として動作するので電流制限保護回
路の動作点設定も容易に出来る。
Ｑ６の動作点を、第３図の領域■つまりｋＴ ＶＢＥ −１ｎ（ＩＥ／Ｉｓ） にすることが出来る為、トランジスタＱ５．Ｑ６は常に
カレントミラー回路として動作するので電流制限保護回
路の動作点設定も容易に出来る。
以上説明した様に本発明は、出力電流■ｏの検出用にカ
レントミラー回路を有することによシ、バラツキが少な
く尚かつ動作点の設定が容易に出来る。
レントミラー回路を有することによシ、バラツキが少な
く尚かつ動作点の設定が容易に出来る。
従って精度の高い電流制限保護回路を提供することが出
来ることになり、その効果は犬である。
来ることになり、その効果は犬である。
第１図は本発明の一実施例による電流制限保護回路図で
あり、第２図は従来の電流制限保護回路の回路図である
。また第３図はトランジスタの特性である。 Ｒ１〜ｆＬ８゛°゛゛抵抗、Ｑ１〜Ｑ８・・・・・・ト
ランジスタ、ｌ・・・・・・バイアス回路、２・・・・
・・定電流回路、ＲＬ・・・・・・負荷回路、ａ・・・
・・・電源端子、ｂ・・・・・・出力端子、Ｃ・・・・
・・接地端子。
あり、第２図は従来の電流制限保護回路の回路図である
。また第３図はトランジスタの特性である。 Ｒ１〜ｆＬ８゛°゛゛抵抗、Ｑ１〜Ｑ８・・・・・・ト
ランジスタ、ｌ・・・・・・バイアス回路、２・・・・
・・定電流回路、ＲＬ・・・・・・負荷回路、ａ・・・
・・・電源端子、ｂ・・・・・・出力端子、Ｃ・・・・
・・接地端子。
Claims (1)
- 出力段トランジスタである第１のＰＮＰ型トランジスタ
のコレクターを出力端子とし、該第１のトランジスタの
エミッタは第１の抵抗を介して、電源端子に接続し、該
第１のトランジスタのエミッタと、該第１の抵抗の共通
接続点に第２のＰＮＰ型トランジスタのエミッタを接続
し、該第２のトランジスタのベースとコレクターを共通
接続し、該第２のトランジスタのコレクターに第１の定
電流回路を介して接地端子に接続し、該第２のトランジ
スタを第２のカレントミラー型定電流回路の入力回路と
し、該第２のカレントミラー型定電流回路の出力を保護
回路の入力としたことを特徴とするＰＮＰ型出力段トラ
ンジスタの電流制限保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62025782A JP2578790B2 (ja) | 1987-02-05 | 1987-02-05 | 保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62025782A JP2578790B2 (ja) | 1987-02-05 | 1987-02-05 | 保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63193610A true JPS63193610A (ja) | 1988-08-10 |
| JP2578790B2 JP2578790B2 (ja) | 1997-02-05 |
Family
ID=12175404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62025782A Expired - Lifetime JP2578790B2 (ja) | 1987-02-05 | 1987-02-05 | 保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578790B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008173727A (ja) * | 2007-01-19 | 2008-07-31 | Mitsubishi Materials Corp | ドリル |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6040219A (ja) * | 1983-08-13 | 1985-03-02 | Matsushita Electric Works Ltd | 把手の製造方法 |
| JPS6042520A (ja) * | 1983-08-17 | 1985-03-06 | Bridgestone Corp | 流体流通マット用端末ヘッダ−の装着方法 |
-
1987
- 1987-02-05 JP JP62025782A patent/JP2578790B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6040219A (ja) * | 1983-08-13 | 1985-03-02 | Matsushita Electric Works Ltd | 把手の製造方法 |
| JPS6042520A (ja) * | 1983-08-17 | 1985-03-06 | Bridgestone Corp | 流体流通マット用端末ヘッダ−の装着方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008173727A (ja) * | 2007-01-19 | 2008-07-31 | Mitsubishi Materials Corp | ドリル |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2578790B2 (ja) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287624B2 (ja) | 半導体センサ | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPS63193610A (ja) | 保護回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP2876522B2 (ja) | 過電圧検出回路を内蔵するｉｃ | |
| JP4258837B2 (ja) | ２線式伝送回路 | |
| JP3486892B2 (ja) | 測温抵抗体入力の過大電圧入力保護回路 | |
| JP2590977B2 (ja) | 過電流検出回路 | |
| JPH0352031Y2 (ja) | ||
| US5341038A (en) | Error detector circuit for indication of low supply voltage | |
| JP2972245B2 (ja) | 電圧検出機能付基準電圧出力回路 | |
| JP4221685B2 (ja) | 増幅回路 | |
| JPH04278611A (ja) | 定電流回路 | |
| JP2000056841A (ja) | 電圧リミッタ回路 | |
| KR0156673B1 (ko) | 전원전압 감시회로 | |
| JPH0648280B2 (ja) | 電流検出回路 | |
| JPH0644173Y2 (ja) | 電力増幅回路 | |
| JPH04209582A (ja) | 発光素子駆動回路 | |
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JP3484922B2 (ja) | アーリー効果補正回路 | |
| JPS5834495Y2 (ja) | 直流安定化電源の過電流保護回路 | |
| JPS6143014A (ja) | ヒステリシス付コンパレ−タ | |
| JPH04332206A (ja) | 電力増幅器 | |
| JPH04366737A (ja) | 温度センサ回路 | |
| JPH1138048A (ja) | 電流検出回路及び電流制限回路 |