JPS63193588A - 厚膜混成集積回路基板の製造方法 - Google Patents

厚膜混成集積回路基板の製造方法

Info

Publication number
JPS63193588A
JPS63193588A JP2576387A JP2576387A JPS63193588A JP S63193588 A JPS63193588 A JP S63193588A JP 2576387 A JP2576387 A JP 2576387A JP 2576387 A JP2576387 A JP 2576387A JP S63193588 A JPS63193588 A JP S63193588A
Authority
JP
Japan
Prior art keywords
thick film
conductor
resistor
film resistor
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2576387A
Other languages
English (en)
Inventor
昌己 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2576387A priority Critical patent/JPS63193588A/ja
Publication of JPS63193588A publication Critical patent/JPS63193588A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は厚膜抵抗体から成る厚膜混成集積回路基板の製
造方法に関する。
(従来の技術) セラミックス基板に酸化ルテニウム等の材料を印刷焼成
して抵抗体として機能づける厚膜混成集積回路がある。
(発明が解決しようとする問題点) 従来のこの種の印刷による厚膜抵抗体は予じめ導体回路
を構成する銀パラジウム等の材料を印刷焼成してから厚
膜抵抗体を印刷焼成するため導体近傍の部分での厚さの
変動に伴う抵抗値の変動が著しいため、これらの関係を
避けるに充分な面積を存する抵抗体面積を設計上必要と
する欠点があった。
第2図は従来の厚膜抵抗体の構成の説明図で、セラミッ
クス基板lに予じめ銀パラジウム等の材料を印刷焼成し
、導体2を設ける。更に酸化ルテニウム等の材料を印刷
焼成し、厚膜抵抗体3を得る。導体2.厚膜抵抗体3は
夫々一般に12.5ミクロン程度の厚さを有するように
使用されるが、導体2の近傍では厚膜抵抗体3は導体2
との市なり効果に伴い、厚膜抵抗体3の中央部3゛と比
較して厚い層3゛°を構成する。厚膜抵抗体3はその厚
さによって当然のことながら抵抗値が変化するため、こ
の厚い層3′°の比率が全抵抗体面積?こ対して高い程
変動の大きい値を示すことになる。とくに同一材料で低
い抵抗値を必要とCる場合、厚膜抵抗体3の形状はアス
ペクト比率の小さい(縦横比率の小さい)パターンでは
一層粁しくこの変動値を発生する。
このため厚膜抵抗体3を多1itに有する実施密度の高
い厚膜混成回路を構成し堆い欠点を有していた。
(問題点を解決するための手段) 本発明はこれらの欠点を除去するため、セラミックス基
板に予じめ厚膜抵抗体を印刷焼成してから導体回路を構
成することを特徴とし、その目的は均一の厚さの抵抗体
を得ることにより抵抗値の変fdjの少ない僅少面積の
厚膜抵抗体を提供することにある。
(実施例) 第1図は本発明の説明図でセラミックス基板1にPしめ
酸化ルテニウム等の材料による厚膜抵抗体3を印刷焼成
する。次に銀パラジウム等の材料を印刷焼成し導体2を
設ける。この結果抵抗体中央部3゛と導体との重なり付
近3°″はほぼ同一のjりさの状態を得ることが出来る
ため、抵抗値はパターン形状の変化、またアスペクト比
率の大小に関係の少ない値を得ることが出来る。これら
の構成では、導体2と厚膜抵抗体3との衝合部分(ター
ミネイノプン部分)の影響は抵抗値の変動の抑制効果と
共に対抗体の温度係数の変動比率が僅少となる効果を得
ることか出来る。
一般に厚膜抵抗体3は抵抗体本体のプラスの温度係数を
抑制するためマイナスの温度係数を有する半導体材料を
僅少量添加するが予じめ導体を構成し、続いて抵抗体を
印刷焼成する場合、導体中の銀の拡散に伴うプラスの変
動幅の増加に伴い温度係数の増加傾向が認められる。−
刃厚膜抵抗体3を予じめ構成してから導体2を印刷焼成
する場合、温度係数の変動は少ない。この原因は銀の拡
散量が抑制されるためといえる。また温度係数の変動幅
を抑制するためには厚膜抵抗体3を予じめ印刷してから
導体材料を印刷して同時に焼成することにより一層導体
材料からの金属成分の拡散を抑制することが出来る。
(発明の効果) 以」−説明したようにセラミックス基板へ予じめ厚膜抵
抗体を印刷焼成してから導体材料を印刷焼成して構成ず
ろfこめ、導体との重なりに伴う影響かないため、抵抗
値の変動の少ない僅少面積の抵抗体を得るとともに温度
係数の変化の少ない抵抗体を提供できる利点がある。
【図面の簡単な説明】
第1図は本発明の厚膜抵抗体の構成の説明図、第2図は
従来の厚膜抵抗体の構成の説明図である。 1・・・セラミックス基板、2・・・導体、3・・・厚
膜抵抗体、3″ ・・・厚膜抵抗体中央・ド坦部、3°
°・・・厚V4抵抗体と導体との重なり11り分、3”
’・・・厚膜抵抗体と導体下部側の重なり部分。 特許出願人  日本無線株式会社 篤1図 第2図 3″

Claims (1)

    【特許請求の範囲】
  1.  セラミックス基板上に予じめ厚膜抵抗体を印刷し、更
    に導体材料を印刷し、同時に焼成することを特徴とする
    厚膜混成集積回路基板の製造方法。
JP2576387A 1987-02-06 1987-02-06 厚膜混成集積回路基板の製造方法 Pending JPS63193588A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2576387A JPS63193588A (ja) 1987-02-06 1987-02-06 厚膜混成集積回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2576387A JPS63193588A (ja) 1987-02-06 1987-02-06 厚膜混成集積回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPS63193588A true JPS63193588A (ja) 1988-08-10

Family

ID=12174874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2576387A Pending JPS63193588A (ja) 1987-02-06 1987-02-06 厚膜混成集積回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS63193588A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607514A (en) * 1995-03-16 1997-03-04 Chugai Ro Company, Ltd. Cleaning apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607514A (en) * 1995-03-16 1997-03-04 Chugai Ro Company, Ltd. Cleaning apparatus

Similar Documents

Publication Publication Date Title
TW498350B (en) Resistor and method of manufacturing the same
JPH09205004A (ja) チップ抵抗器及びその製造方法
JPS63193588A (ja) 厚膜混成集積回路基板の製造方法
JP2847102B2 (ja) チップ型サーミスタおよびその製造方法
JP3248294B2 (ja) チップインダクタ及びその製造方法
JP3199264B2 (ja) 負特性サーミスタ
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JPH0795483B2 (ja) 厚膜抵抗素子の製造方法
JPS63124596A (ja) 回路基板
JPH01289201A (ja) チップ抵抗器とその製造方法
JPS5961001A (ja) 抵抗体
JPH0541108A (ja) 導電体材料
JPS61154104A (ja) 膜抵抗体
JPH0346961B2 (ja)
JPS6074501A (ja) 厚膜抵抗体
JPS6262501A (ja) 厚膜基板装置
JPH07176402A (ja) 角形チップ固定抵抗器
JP2000340413A (ja) 多連チップ抵抗器およびその製造方法
JPS6340396A (ja) 厚膜集積回路の製造方法
JPS63137401A (ja) 厚膜回路基板
JPS63153888A (ja) 厚膜回路基板
JPS63164201A (ja) 印刷抵抗体付プリント配線板
JP2000331832A (ja) 積層型インピーダンス素子
JPH03250701A (ja) チップ抵抗体の製造方法
JPS6049611A (ja) チツプ状ソリツド抵抗器の製造方法