JPS63191243A - ジヤンプヒストリデ−タ収集方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 電子交換システム等において用いられているジャンプ処
理についての、デバッグ等で必要とするデータをその収
集条件の発生毎にそのための専用メモリに順次に収集す
るようにした。

〔産業上の利用分野〕

本発明はジャンプヒストリデータ収集方式に関し、更に
詳しく言えば、ジャンプヒストリデータの収集を収集条
件発生毎に自動的に行なうジャンプヒストリデータ収集
方式に関する。

電子交換機等のプログラム制御されるシステムにおいて
は、そこで用いられるプログラムにつぃての動作解析用
データの収集がそのシステム立上げ、障害探索において
必要になって来る。このようなデータ収集はそのプログ
ラムが本来の機能を常に正しく実行し得る状態にあれば
全く不必要な作業である。

しかし、実際においては、必ずしもそうであるとは限ら
ず、上述の如くその作業が必要になって来る。

従って、このような作業は短ければ短いほど望ましい。

〔従来の技術〕

プログラムをデバッグするには、そのすべてのステップ
をチェックする必要がある。そして、プログラムは多く
の場合ジャンプ命令を含めて作成されている。それ故、
そのようなプログラムのデバッグにおいてはジャンプヒ
ストリデータの収集が不可欠となって来る。

従来のこの種の収集手段は、システムコンソールの所要
の操作釦を押下してプログラムアドレスの更新を停止し
、そのときのプログラム処理情報をＬＥＤ等に表示して
その１つ１つの情報を記帳収集するというものであった
。

〔発明が解決しようとする問題点〕

このようなジャンプヒストリデータの収集方式は釦操作
及び記帳の反復を為して初めてその意図するデータを収
集することができるものであるから、大変な労力を必要
とするばかりでなくデータ収集時間が長くならざるを得
なかった。これは、特に障害探索を早急にしなければな
らない場合には極めて大きな問題となる。

本発明は、斯かる問題点に鑑みて創作されたもので、デ
バッグ、障害探索を短時間に遂行するのに役立つジャン
プヒストリデータ収集方式を提供することを目的とする
。

〔問題点を解決するための手段〕

第１図は本発明の原理構成図を示す。この図において、
２はプログラム制御されるディジタル処理システムで遂
行されるジャンプ処理ルーチンの入出時にその各別のた
めに予め設定される条件を検出する比較部である。４は
ジャンプヒストリデータ源である。６はデータ転送部で
、これは比較部２における条件検出に応答してその際の
ジャンプヒストリデータ源４のデータを格納コントロー
ラ８へ渡す。ジャンプヒストリデータ源４からデータを
受は取った格納コントローラ８はそのデータを格納装置
１０に格納する。従って、ジャンプヒストリデータは順
次に格納装置１０に格納され、そのデータはダンプ処理
によりデバッグ等に用いられる。

〔作　用〕

システムの制御に用いられているプログラムの処理が進
んでジャンプ処理ルーチンへ入る際に、そのために予め
設定されている条件が比較部２において検出されると、
その検出信号がデータ転送部６へ与えられ、それに対す
るジャンプヒストリデータ源４のデータがデータ転送部
６を介して格納コントローラ８へ渡される。そして、デ
ータは格納コントローラ８の制御の下に格納装置１０に
格納される。そして、前記ルーチンから出る際にも、そ
のために予め設定されている条件が比較部２において検
出されると、上述と同様な格納装置１０へのデータの格
納処理が生ぜしめられる。

このようなデータの格納処理は遂行されるジャンプ処理
ルーチン毎に行なわれる。

従って、ジャンプヒストリデータは格納装置１０に自動
的に収集される。

〔実施例〕

第２図は本発明の一実施例を示す。この図において、２
０は交換機の制御装置に設けられている命令レジスタ、
２２はメモリアドレスレジスタであり・、これらレジス
タ２０．２２の内容は比較回路２４へ与えられる。２６
は比較データ回路で、比較回路２４での比較に先立って
命令レジスタ２０のファンクション部分と同一のデータ
、及びメモリアドレスレジスタ２２のアドレスと同一の
内容が制御装置の制御の下に設定される。又、比較回路
２４にはリターンアドレス記憶部２８が接続されている
。

サブルーチン（ジャンプ処理ルーチン）へ入る際にジャ
ンプヒストリデータ収集のために用いられる入力アドレ
スレジスタ３０及び入力語数レジスタ３２並びにサブル
ーチンから出る際にジャンプヒストリデータ収集のため
に用いられる出力アドレスレジスタ３４及び出力語数レ
ジスタ３６は主メモリ３８の読出し回路４０及び転送回
路４２へ接続されている。転送回路４２は比較回路２４
の一致出力（トリガ）に応答して主メモリ３８の読出し
出力及びレジスタ３０．３２；３４．３６の内容をメモ
リコントローラ４２へ転送させるものである。

４４．４６は夫々、制御装置（ＣＣ）内のデバッグのた
めに必要となるフリップフロップ及びレジスタの内容を
制御装置の制御の下にセットするフリップフロップグル
ープ（ＦＦＧ）及びレジスタ（ＲＥＧ）である。フリッ
プフロップグループ４４及びレジスタ４６の出力はゲー
ト回路４８に接続されている。ゲート回路４８は比較回
路２４の一致出力に応答してフリップフロップグループ
４４及びレジスタ４６の内容をメモリコントローラ５０
へ転送させるものである。

メモリコントローラ５０は転送回路４２及びゲート回路
４８からのデバッグデータをデバッグ専用メモリ５２の
対応メモリ域５２１，５２２，５２３にジャンプヒスト
リを形成するように記憶させるものである。

この実施例構成における命令レジスタ２０、メモリアド
レスレジスタ２２、比較回路２４、比較データ回路２６
及びリターンアドレス記憶部２８が第１図の比較部２の
構成例を示す。入力アドレスレジスタ３０、入力語数レ
ジスタ３２、出力アドレスレジスタ３４、出力語数レジ
スタ３６、主メモリ３８及び読出し回路４０、並びにフ
リップフロップグループ４４及びレジスタ４６が第１図
のジャンプヒストリデータ源の構成例を示す。転送回路
４２及びゲート回路４８が第１図のデータ転送部６の構
成例を示す。格納コントローラ８及び格納装置１０は夫
々、第１図のメモリコントローラ５０及びデバッグ専用
メモリ５２に対応する。

上述構成の下でのジャンプヒストリデータの収集過程を
以下に説明する。

交換機制御装置は主メモリ３８に記憶されている交換制
御プログラムの実行過程においてそのサブルーチンの実
行に入るのに先立って、サブルーチンコール時に主メモ
リ３８に記憶されている収集パラメータのための先頭ア
ドレス及び語数を夫々入力アドレスレジスタ３０及び入
力語数レジスタ３２に予めセントすると共にサブルーチ
ンからのリターン時に主メモリ３８に記憶されている収
集パラメータのための先頭アドレス及び語数を夫々出力
アドレスレジスタ３４及び出力語数レジスタ３６に予め
セットする。これらセットの外、そのサブルーチンへ入
るジャンプ命令のためのファンクション値及びリターン
アドレスを比較データ回路２６にセットする。

そして、プログラムの実行が進んでいき、ジャンプ命令
が命令レジスタ２０にセットされたとき、その命令のフ
ァンクション値と比較データ回路２６のファンクション
値との比較が比較回路２４で為されると同時に、メモリ
アドレス、レジスタ２２のアドレスと比較データ回路２
６のアドレスとの比較が比較回路２４で為される。この
時刻における後者の比較は比較回路２４から一致出力の
発生を生ぜしめないが、前者の比較、即ち比較回路２４
で比較されるその命令のファンクション値と比較データ
回路２６のファンクション値は比較回路２４から一致出
力を発生せしめる。その一致出力はゲート回路４８をし
てフリップフロップグループ４４及びレジスタ４６にそ
の時刻にセットされているデバッグ用ハードデータをメ
モリコントローラ５０へ送らせるほか、転送回路４２を
して入力アドレスレジスタ３０の先頭アドレスによって
指定される主メモ°す３Ｂのアドレスから入力語数レジ
スタ３２の語数分だけのデバッグ用パラメータ、並びに
前記先頭アドレス及び語数（ソフトデータ）をメモリコ
ントローラ５０へ送らせる。　　　　゛これらハードデ
ータ及びソフトデータはメモリコントローラ５０の制御
の下に対応記憶域５２．。

５２２．５２３へ所定の順序で記憶させる。この記憶と
同時に、リターンアドレスをリターンアドレス記憶部２
８に記憶させる。この記憶はサブルーチンの中で更にサ
ブルーチンをコールする場合があるため、各レベルのサ
ブルーチンから戻るために未使用になっているリターン
アドレスを保留しておくために必要になる。このサブル
ーチンから更にサブルーチンをコールする場合にも上述
した比較回路２４での比較が為されるが、その詳細は冗
長になると思われるので反復しないことにする。

このような処理過程において、サブルーチンから戻る際
においても上述した２つの比較が行なわれる。その際に
は上述した前者の比較は比較回路２４から一致出力を生
じさせないが、上述した後者の比較、即ち比較回路２４
で比較されるメモリアドレスレジスタ２２のアドレスと
比較データ回路２６のアドレスは比較回路２４から一致
出力を発生せしめる。その一致出力はゲート回路４８を
してフリップフロップグループ４４及びレジスタ４６に
セントされているデバッグ用ハードデータヲメモリコン
トローラ５０へ送らせるほか、転送回路４２をして出力
アドレスレジスタ３４の先頭アドレスによって指定され
る主メモリ３８のアドレスから出力語数レジスタ３６の
語数分だけのデバッグ用パラメータ、並びに前記先頭ア
ドレス及び語数（ソフトデータ）をメモリコントローラ
５０へ送らせる。メモリコントローラ５０は上述と同様
にしてそれらデータを対応記憶域５２１，５２２．５２
３へ記憶させる。

このようなサブルーチンについてのデータ収集処理はメ
インプログラムの処理においてサブルーチン処理が生ず
る度毎に生ぜしめられる。

こうして収集し終わってデバッグ専用メモリ５２にある
ジャンプヒストリデータは公知のメモリダンプ技法によ
ってメモリ５２からダンプされてデバッグ等に用いられ
る。

なお、上記実施例においては、ハードウェアのデータと
主メモリ及び各レジスタのデータとを別個にメモリコン
トローラへ渡す構成例を示したが、これら統合した転送
回路系で代替してもよい。

〔発明の効果〕

以上述べたように本発明によれば、必要なジャンプヒス
トリデータが自動的に収集されるから、その収集時間の
大幅な短縮となる。従って、デバッグ、障害探索のため
の有効な手段の提供となる。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の一実施例を示す図である。 第１図及び第２図において、 ２は比較部（命令レジスタ２０．メモリアドレスレジス
タ２２、比較回路２４、比較データ回路２６及びリター
ンアドレス記憶部２８）、４はジャンプヒストリデータ
源（入力アドレスレジスタ３０、入力語数レジスタ３２
、出力アドレスレジスタ３４、出力語数レジスタ３６、
主メモＩＪ３８及び読出し回路４０、並びにフリップフ
ロップグループ４４及びレジスタ４６）、６はデータ転
送部（転送回路４２及びゲート回路４８）、 ８は格納コントローラ（メモリコントローラ５０）、 １０は格納装置（デバッグ専用メモリ５２）である。

Claims (2)

【特許請求の範囲】
1. （１）ジャンプ処理ルーチンを含んだプログラムで制御
   されるディジタル処理システムにおいて、前記ジャンプ
   処理ルーチンの入出時にそれぞれの必要とする処理に分
   けるために予め設定されている条件を検出する比較部（
   ２）と、 ジャンプ履歴情報を含むジャンプヒストリデータ源（４
   ）と、 前記比較部（２）による条件検出に応答してその際の前
   記ジャンプヒストリデータ源（４）のデータを出力する
   データ転送部（６）と、 前記データ転送部（６）からの出力情報を制御する格納
   コントローラ（８）と、 前記格納コントローラ（８）にて制御されて前記データ
   を格納する格納装置（１０）とを備えたことを特徴とす
   るジャンプヒストリデータ収集方式。
2. （２）前記ジャンプヒストリデータ源（４）はジャンプ
   ヒストリソフトデータ源とジャンプヒストリハードデー
   タ源とから成り、これらデータ源別にデータ転送手段を
   設けたことを特徴とする特許請求の範囲第１項記載のジ
   ャンプヒストリデータ収集方式。