JPS63190552A

JPS63190552A - 倍電圧発生回路

Info

Publication number: JPS63190552A
Application number: JP2123587A
Authority: JP
Inventors: Kenji Kimura; 賢治木村; Katsuo Tomotsune; 友常　勝夫
Original assignee: NEC IC Microcomputer Systems Co Ltd
Current assignee: NEC IC Microcomputer Systems Co Ltd
Priority date: 1987-01-31
Filing date: 1987-01-31
Publication date: 1988-08-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は１倍電圧発生回路に関し、特に、電源電圧の２
倍の電圧を発生させる回路に関する。

従来の技術従来におけるこの種の倍電圧発生回路を以下に回路図に
そって説明する。

第３図は従来の倍電圧発生回路の回路図である。

第３図を参照するに、ＰＮＰ）ランジスタ２０とＮＰＮ
トランジスタ２１の各コレクタを接続し、更にその接続
点をダイオード２４のアノードとダイオード２７０カソ
ードに接続して接点Ｎ１とする。該ＰＮＰ　）ランジス
タ２０とＮＰＮ　）ランジスタ２１のペースハ各々抵抗
３２を介して入力端子２８に接続される。また。

ＰＮＰ　）ランジスタ２０のエミッタは直流電源に接続
され、　ＮＰＮ　）ランジスタ２１の二電ツタはグラウ
ンドに接続される。

ＰＮＰ　）ランジスタ２２とＮＰＮ　）ランジスタ２３
のコレクタを接続し、更にその接続点をコンデンサ２５
とコンデンサ２６に接続し、接点Ｎ２とする。該ＰＮＰ
　）ランジスタ２２とＮＰＮ　）ランジスタ２３のベー
スは各々抵抗３２を介して、入力端子２９に接続される
。−１タＰＮＰ　トランジスタ２２のエミッタは直流電
源に接続され、ＮＰＮ）ランジスタ２３のエミッタはグ
ラウンドに接続される。

ダイオード２４のカソードは出力端子３０に接続され、
更にコンデンサ２５の接点Ｎ２に接続されてない端子と
接続される。ダイオード２７のアノードは出力端子３１
に接続され、さらにコンデンサ２６の接点Ｎ１に接続さ
れてない端子と接続される。

上述した回路構成において入力端子２８と入力端子２９
に各々逆相のクロックパルスを入力する。このとき、コ
ンデンサ２５　、２６はチャージされているとすると、
入力端子２８がｌ（ｉｇｈ　　レベル、入力端子２９が
ＬＯＷレベルのときに、出力端子３０はＶＤＤＸ２レベ
ルになシ、出力端子３１はＧＮＤレベルになる。入力端
子２８がＬＯＷレベル、入力端子２９がＨｉｇｈレベル
のときには、出力端子３０はＶＤＤレベルになり、出力
端子３１は−ＶＤＤレベルになる。このように、出力端
子３０と出力端子３１の電位差ＹｏｕｒはＶ２Ｏ丁　＝
　　２　　ＶＤＤ　　−４ＶＩＡ丁　−２ＶＦ　　・・
・・・　・・　・　・・　・　・・・・・・・・・（１
）但し、ＶＤＤ：ｉ！電源電圧ｔＡｔ：）ランジスタ２０〜２３の飽和電圧Ｖ１：ダ
イオード２４　、２７の順方向電圧となる。よって上述
した回路によって電源電圧の２倍近い電圧を得ることが
できる。

発明が解決しようとする問題点しかしながら、上述した従来の倍電圧発生回路は、理想
電圧からの電圧降下がトランジスタの飽和電圧の４倍と
ダイオードの頭方向電圧の２倍あり、効率が悪い。また
ＰＮＰ　）ランジスタのコレクタとＮ′ＰＮトランジス
タのコレクタを共通した回路を２組使用しているために
、素子数が多く、直流電源とグランド間に流れる貫通電
流も多い。

また、従来の回路形式では逆相のクロックが必要となり
、外部回路が複雑になるという欠点がある。

本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な倍電圧発生回路を提
供することにある。

間萌点を解決するための手段上記目的を達成する為に１本発明に係る倍電圧発生回路
は、電圧供給端間に縦続接続され九−導電型の第１のト
ランジスタと他電導型の第２のトランジスタと、前記第
１及び第２のトランジスタの入力電極に入力は号を供給
する入力端子と、アノードが電圧供給端の一端に接続さ
れた第１のダイオードと、前記第１のダイオードのカソ
ードに一端が接続された第１のコンデンサと、前記第１
のコンデンサの他端に一端が接続された第２のコンデン
サと、前記の第２のコンデンサの他端にアノードが接続
されカソードが前記電圧供給端の他端に接続された第２
のダイオードとを具備し、前記第１及び第２のトランジ
スタの接続点と前記第１および第２のコンデンサの接続
点とを接続し、前記第１のダイオードと前記第１のコン
デンサの接続点を第１の出力端子とし、前記第２のコン
デンサと前記第２のダイオードの接続点を第２の出力１
子として構成される。

実捲例次に本発明をその好ましい一実抱例について図面を参照
して具体的に説明する。

第１図は本発明の第１の実瘤例を示す回路構成図である
。

第１図を参照するに１本発明の第１の実洩例は。

ＰＮＰトランジスタ１とＮＰＮトランジスタ２と、ダイ
オード３と、ダイオード６と、コンデンサ４と。

コンデンサ５と、抵抗１０とによって構成されている。

この回路において、入力端子７にクロックパルスを入力
する。このときにコンデンサ４，５はチャージされてい
るとすると、クロックパルスがルーレベルのときには、
出力端子８はＶＤＤレベルになり、出力端子９は−ＶＤ
Ｄレベルになる。クロックパルスがＬＯＷレベルのとき
には、出力端子８はＶＤＤの２倍のレベルになり、出力
端子９はＧＮＤレベルになる。このとき、出力端子８と
出力１子９の電位差■０υ丁は。

Ｖｏｕｔ　＝　２ＶＤＤ　−２Ｖ８ＡＴ　−２ＶＦ　　
＝＝−−−−−曲−曲−−−−−−＝（２）但し、　Ｖ
ＤＤ：電源電圧ＶａＡｔ：　トランジスタの飽和電圧ｖｒ：ダイオードの順方向電圧となり、はぼ電源電圧の２倍の電圧が得られる。

第２図は本発明の第２の実織例を示す回路構成図である
。

第２図に示す様に、本第２の実捲例は、ＰＮＰ）ランジ
スタをＰチャンネルＭＯ８）ランジスタに。

ＮＰＮ　トランジスタをＮチャンネルＭｏ８　）ランジ
スタにそれぞれ置き換えて構成されている。この第２の
実瘤例においても、第１図に示した第１の実池例による
回路と同様に、出力端子間に電源電圧のほぼ２倍の電圧
が得られる。

発明の詳細な説明したように１本発明の回路によれば、理想電圧か
らの電圧降下はトランジスタの飽和電圧とダイオード順
方向電圧の２倍の電圧だけであり、効率がよい。またＰ
ＮＰ　）ランジスタとＮＰＮ・トランジスタ（又はＰチ
ャンネル及びＮチャンネルＭｏ８　）ランジスタ）の１
組のトランジスタで回路構成することにより、素子数が
少なく、直流電源とグランドに流れる貫通電流も少ない
。また正相のクロックパルスのみで動作し、外部回路が
簡単になる。

【図面の簡単な説明】

第１図は本発明に係る倍電圧発生回路の第１の実晦例を
示す回路構成図、第２図は本発明の第２の実檜例を示す
回路構成図、第３図は従来の倍電圧発生回路の回路例を
示す図である。１．２０．２２・・・ＰＮＰ　）ランジスタ、２．２１
　、２３・・・Ｍ債トランジスタ、　　３　、　６　％
１３，１６，２４．２７・・・ダイオード、　４．５．
１４．１５，２５．２６・・・コンデンサ。７．１？、２８．２９・・・入力端子、　８．　９Ｓ１
８，１９，３０゜３１・・・出力端子、　　１０．３２
・・・抵抗、１１・・・ＰチャンネルＭＯ８）ランジス
タ、　１２・・・ＮチャンネルＭｏ８　）ランジスタ特許出願人　日本電気アイジ−マイコンシステム株式会
社代理人弁　理　士　熊　谷　雄太部第１　図第２図

Claims

【特許請求の範囲】

電圧供給端間に縦続接続された一導電型の第１のトラン
ジスタと他電導型の第２のトランジスタと、前記第１お
よび第２のトランジスタの入力電極に入力信号を供給す
る入力端子と、アノードが電圧供給端の一端に接続され
た第１のダイオードと、前記第１のダイオードのカソー
ドに一端が接続された第１のコンデンサと、前記第１の
コンデンサの他端に一端が接続された第２のコンデンサ
と、前記第２のコンデンサの他端にアノードが接続され
カソードが前記電圧供給端の他端に接続された第２のダ
イオードとを具備し、前記第１および第２のトランジス
タの接続点と前記第１および第２のコンデンサの接続点
とを接続し、前記第１のダイオードと前記第１のコンデ
ンサの接続点を第１の出力端子とし、前記第２のコンデ
ンサと前記第２のダイオードの接続点を第２の出力端子
としたことを特徴とする倍電圧発生回路。