JPS6318859B2 - - Google Patents
Info
- Publication number
- JPS6318859B2 JPS6318859B2 JP56065214A JP6521481A JPS6318859B2 JP S6318859 B2 JPS6318859 B2 JP S6318859B2 JP 56065214 A JP56065214 A JP 56065214A JP 6521481 A JP6521481 A JP 6521481A JP S6318859 B2 JPS6318859 B2 JP S6318859B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alloy
- sio
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910000838 Al alloy Inorganic materials 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 24
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- 239000011248 coating agent Substances 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- 239000003960 organic solvent Substances 0.000 claims description 13
- 150000003377 silicon compounds Chemical class 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 238000004528 spin coating Methods 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 20
- 239000007788 liquid Substances 0.000 description 11
- 239000005360 phosphosilicate glass Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は、シリコン化合物を有機溶剤に溶解
させた塗布液を、金属被膜を形成した半導体層上
に塗布し、平滑なシリコン酸化膜を得ることがで
きるようにした半導体装置の製造方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a semiconductor device in which a coating liquid in which a silicon compound is dissolved in an organic solvent is applied onto a semiconductor layer on which a metal film is formed, thereby making it possible to obtain a smooth silicon oxide film. The present invention relates to a method for manufacturing a device.
半導体集積回路の高速度化、高密度化にともな
い、半導体基板上に構成されたトランジスタ、ダ
イオード、抵抗などの個別素子を相互結線する金
属配線は２層以上の構造をもつ多層配線が主流と
なつている。 As semiconductor integrated circuits become faster and more densely packed, multilayer wiring with a structure of two or more layers has become mainstream for metal wiring that interconnects individual elements such as transistors, diodes, and resistors on semiconductor substrates. ing.
この多層配線を形成する通常の方法は、半導体
基板全面に金属を付着形成させ、写真蝕刻やリフ
トオフ法によりパターン化する。そして、中間絶
縁膜としてSiO2やPSG（燐珪酸塩ガラス）をCVD
法やスパツタ法で半導体基板全面に堆積させる。
その後、写真蝕刻により、スルーホールを形成
し、２層目金属を全面に付着させ、パターン化す
る。 The usual method for forming this multilayer wiring is to deposit metal on the entire surface of a semiconductor substrate and pattern it by photolithography or a lift-off method. Then, CVD SiO 2 or PSG (phosphosilicate glass) is used as an intermediate insulating film.
It is deposited on the entire surface of the semiconductor substrate using a sputtering method or a sputtering method.
Thereafter, through holes are formed by photolithography, and a second layer of metal is deposited on the entire surface and patterned.
このような方法を用いて多層配線を構成する場
合の問題点は２層目以上の金属配線の段切れであ
る。すなわち、半導体基板上に形成したトランジ
スタ、ダイオード、抵抗などの個別素子を結線す
るために、金属配線をパターン化するが、このと
き、個別素子が形成されていないフイールド領域
である酸化膜上でも、金属の厚さだけの鋭いエツ
ジをもつた段差を生じる。 A problem when constructing multilayer wiring using such a method is that the metal wiring in the second and higher layers is broken. That is, in order to connect individual elements such as transistors, diodes, and resistors formed on a semiconductor substrate, metal wiring is patterned. At this time, even on the oxide film, which is a field area where individual elements are not formed, This creates a step with sharp edges equal to the thickness of the metal.
個別素子の金属とのコンタクト部では、金属配
線の膜厚とコンタクト孔を囲む酸化膜の膜厚が加
算された大きな段差が生じる。 At the contact portion with the metal of the individual element, a large step occurs due to the sum of the thickness of the metal wiring and the thickness of the oxide film surrounding the contact hole.
このように発生した段差の上に中間絶縁膜とし
て、SiO2やPSGを形成させるとSiO2やPSGの表
面は下地の段差をより著しく拡大し、その上、段
差の端部でオーバハングの形状をもつようにな
る。 If SiO 2 or PSG is formed as an intermediate insulating film on top of the step that has occurred in this way, the surface of the SiO 2 or PSG will significantly expand the step of the base, and will also cause an overhang shape at the edge of the step. It comes to last.
この上に、次の金属配線を行つた場合、当然段
差の端部で金属膜の断線が発生する。 If the next metal wiring is formed on top of this, the metal film will naturally break at the end of the step.
以上の問題点の解決策として、中間絶縁膜であ
るSiO2やPSGを形成する前に、シリコン化合物
を有機溶剤に溶解させた溶液をウエハ表面に塗布
することにより、段差を緩和することが提案され
ている。 As a solution to the above problems, it is proposed to reduce the level difference by applying a solution of a silicon compound dissolved in an organic solvent to the wafer surface before forming the intermediate insulating film, such as SiO 2 or PSG. has been done.
第１図はこのような従来の方法でシリコン化合
物を有機溶剤に溶解させた塗布液を塗布した場合
の２層配線の断面構造図である。この第１図にお
ける１１はシリコン基板であり、このシリコン基
板１１の上面に酸化によりSiO2を形成し、この
SiO2１２上に１層目配線１３を形成する。 FIG. 1 is a cross-sectional structural diagram of a two-layer wiring when a coating liquid in which a silicon compound is dissolved in an organic solvent is applied by such a conventional method. Reference numeral 11 in FIG. 1 is a silicon substrate, and SiO 2 is formed on the upper surface of this silicon substrate 11 by oxidation.
A first layer wiring 13 is formed on the SiO 2 12.
この１層目配線１３は表面が鏡面状態にある
AlおよびAl合金によるものである。この１層目
配線１３およびSiO2１２上には、シリコン化合
物を有機溶剤に溶解させた塗布液よりベーキング
してシリコン酸化膜１４を形成する。 The surface of this first layer wiring 13 is mirror-like.
It is made of Al and Al alloys. A silicon oxide film 14 is formed on the first layer wiring 13 and the SiO 2 12 by baking with a coating liquid in which a silicon compound is dissolved in an organic solvent.
このシリコン酸化膜１４上にはCVDにより
PSG膜１６を形成する。なお、１５はシリコン
酸化膜１４が１層目配線１３との境界に生じたヒ
ロツクである。さらに、PSG膜１６上に２層目
配線１７を形成する。 This silicon oxide film 14 is coated by CVD.
A PSG film 16 is formed. Note that 15 is a hill formed at the boundary between the silicon oxide film 14 and the first layer wiring 13. Further, a second layer wiring 17 is formed on the PSG film 16.
このような従来の方法においては、段差の形成
されたウエハの表面に、たとえば、スピナなどで
溶液を塗布した場合には、凸部には薄く塗布さ
れ、凹部には厚く塗布されることはよく知られて
いる。 In such conventional methods, when a solution is applied to the surface of a wafer with steps, for example, using a spinner, the solution is often applied thinly to the convex portions and thickly to the concave portions. Are known.
しかる後に、上述したように、塗布したウエハ
を400〜600℃にベーキングし、有機溶剤や水酸基
などを取り除けば、ウエハの表面は平滑化された
シリコン酸化膜１４で覆われる。この上に中間絶
縁膜としてSiO2やPSG膜１６を形成してその上
に２層目配線１７を形成して上記の作業を繰り返
すことによりシリコンウエハ上に多層の金属配線
を構成できるわけである。 Thereafter, as described above, the coated wafer is baked at 400 to 600°C to remove organic solvents, hydroxyl groups, etc., and the surface of the wafer is covered with a smooth silicon oxide film 14. By forming a SiO 2 or PSG film 16 as an intermediate insulating film on this, forming a second layer wiring 17 on top of this, and repeating the above steps, a multilayer metal wiring can be constructed on a silicon wafer. .
しかし、シリコン化合物を有機溶剤に溶解させ
た塗布液は400〜600℃のベーキングによりシリコ
ン酸化膜に変化するとき、SiO2やSi上での密着
性はよいが、平滑な金属配線上では密着が悪く流
動性を示し、配線層の側部に流れ滞留し、この結
果として金属パターン端部とSiO2やSiとの境界
にヒロツク１５として成長する欠点があつた。 However, when a coating solution made by dissolving a silicon compound in an organic solvent is converted into a silicon oxide film by baking at 400 to 600°C, it has good adhesion on SiO 2 and Si, but it does not adhere well on smooth metal wiring. It exhibits poor fluidity and flows and stagnates on the sides of the wiring layer, resulting in the formation of hills 15 at the boundaries between the ends of the metal pattern and SiO 2 or Si.
すなわち、金属配線としてAl系合金を使用し
た場合、無加熱の状態で蒸着またはスパツタで形
成したAlおよびAl合金はその表面が鏡面状態で
ある故に、シリコン化合物の塗布液より生成され
るシリコン酸化膜１４のヒロツク１５がAlまた
はAl合金のパターン端部とシリコン基板１１お
よびシリコン酸化膜１４との境界に発生し、この
ヒロツク１５が後に続く上層の配線工程におい
て、段切れの原因となつていた。 In other words, when Al-based alloys are used as metal wiring, since the surfaces of Al and Al alloys formed by vapor deposition or sputtering without heating are mirror-like, a silicon oxide film formed from a silicon compound coating solution is formed. No. 14 hills 15 occur at the boundaries between the ends of the Al or Al alloy pattern and the silicon substrate 11 and silicon oxide film 14, and these hills 15 cause breakages in the subsequent upper layer wiring process.
以上のように、表面が鏡面状態である金属配線
においては、シリコン化合物を有機溶剤に溶解さ
せた塗布液によつて、平滑なシリコン酸化膜を形
成させることは困難であつた。 As described above, it is difficult to form a smooth silicon oxide film on a metal wiring whose surface is mirror-finished using a coating liquid in which a silicon compound is dissolved in an organic solvent.
この発明は、シリコン化合物を有機溶剤に溶解
させた塗布液から析出させたシリコン酸化膜を形
成する場合において上記従来の欠点を除去するこ
とができる半導体装置の製造方法を提供すること
を目的とする。 An object of the present invention is to provide a method for manufacturing a semiconductor device that can eliminate the above-mentioned conventional drawbacks when forming a silicon oxide film deposited from a coating solution in which a silicon compound is dissolved in an organic solvent. .
以下、この発明の半導体装置の製造方法の実施
例について図面に基づき説明する。第２図ａない
し第２図ｅはそれぞれこの発明の一実施例の工程
説明図である。まず、第２図ａにおいて、シリコ
ン基板２１を熱酸化することにより、SiO2２２
を形成し、トランジスタ、ダイオード、抵抗など
の個別素子を金属配線で結合するために、コンタ
クト穴をエツチングにより開口する。 Embodiments of the method for manufacturing a semiconductor device of the present invention will be described below with reference to the drawings. FIGS. 2a to 2e are process explanatory diagrams of an embodiment of the present invention, respectively. First, in FIG. 2a, by thermally oxidizing the silicon substrate 21, SiO 2 22
and contact holes are opened by etching to connect individual elements such as transistors, diodes, and resistors with metal wiring.
次いで、第２図ｂに示すように、上記個別素子
を金属配線で結線するために、AlまたはAl合金
２３をウエハ（半導体層）全面、すなわち、
SiO2２２の上面の全面に形成させる。このとき、
AlまたはAl合金２３の形成はウエハ温度の高い
状態でスパツタまたは蒸着により行い、粒径を大
きくして表面を凹凸状態にする。すなわち、膜表
面の光の反射率が80％以下となるようにする。 Next, as shown in FIG. 2b, in order to connect the individual elements with metal wiring, Al or Al alloy 23 is spread over the entire surface of the wafer (semiconductor layer), that is, in order to connect the individual elements with metal wiring.
It is formed on the entire upper surface of the SiO 2 22. At this time,
The Al or Al alloy 23 is formed by sputtering or vapor deposition at a high wafer temperature to increase the grain size and make the surface uneven. That is, the light reflectance of the film surface should be 80% or less.
次いで、第２図ｃの工程に移行する。この第２
図ｃでは、AlまたはAl合金２３をパターン化し
て、配線２４とし、この上にシリコン化合物を有
機溶剤に溶解させた塗布液２５をスピナにより回
転塗布する。そして、シリコン基板２１の表面の
凸部は薄く、凹部は厚く塗布され、表面の凹凸が
均一化される。 Next, the process moves to the step shown in FIG. 2c. This second
In FIG. c, Al or Al alloy 23 is patterned to form wiring 24, and a coating liquid 25 in which a silicon compound is dissolved in an organic solvent is applied by rotation using a spinner. Then, the convex portions on the surface of the silicon substrate 21 are coated thinly and the concave portions are coated thickly, so that the unevenness of the surface is made uniform.
次に、第２図ｄに示すように、塗布液２５をベ
ーキングし、シリコン酸化膜２６に変換させる。
このとき、配線２４の表面が凹凸であるため、こ
の上における塗布液２５の流動は防止され、配線
２４端部にはSiO2のヒロツクは発生せず、平滑
化された表面形状が得られる。このシリコン酸化
膜２６上にCVD法またはスパツタ法により、
PSG、SiO2、Si3N4などの絶縁膜２７を形成す
る。 Next, as shown in FIG. 2d, the coating liquid 25 is baked to convert it into a silicon oxide film 26.
At this time, since the surface of the wiring 24 is uneven, the coating liquid 25 is prevented from flowing thereon, and no SiO 2 hillocks are generated at the ends of the wiring 24, resulting in a smooth surface shape. On this silicon oxide film 26, by CVD method or sputtering method,
An insulating film 27 of PSG, SiO 2 , Si 3 N 4 or the like is formed.
次に、第２図ｅに示すように、絶縁膜２７上に
２層目配線２８を形成させ、多層配線が完成す
る。 Next, as shown in FIG. 2e, a second layer wiring 28 is formed on the insulating film 27 to complete the multilayer wiring.
以上説明したように、第１の実施例では、シリ
コン化合物を有機溶剤に溶解させた塗布液２５を
粒径を大きくして表面を凹凸状態にした光沢のな
いAlまたはAl合金に塗布する。AlまたはAl合金
の表面からの5500Åの波長域の光の反射率が80％
以下の場合は光沢がないと一般に云われ、スパツ
タまたは蒸着で付着形成時にウエハ温度を100℃
以上に保てば実現できる。 As explained above, in the first embodiment, the coating liquid 25 in which a silicon compound is dissolved in an organic solvent is applied to a dull Al or Al alloy whose particle size is increased to have an uneven surface. Reflectance of light in the 5500 Å wavelength range from the surface of Al or Al alloy is 80%
It is generally said that the following cases are not glossy, and the wafer temperature is set to 100℃ during sputtering or vapor deposition.
This can be achieved if you maintain the above.
このように、第１の実施例では、AlまたはAl
合金をスパツタまたは蒸着法にて加熱形成すれば
よいから、半導体装置のプロセスの工程数を増加
させることなく、シリコン化合物を有機溶剤にて
溶解させた塗布液より、ヒロツクの発生しない
SiO2膜の生成が可能である。 In this way, in the first embodiment, Al or Al
Since the alloy can be formed by heating using sputtering or vapor deposition, there is no need to increase the number of steps in the process of semiconductor devices, and it does not generate any blocks compared to a coating solution in which a silicon compound is dissolved in an organic solvent.
It is possible to generate SiO 2 films.
この第１の実施例では、AlおよびAl合金をス
パツタまたは蒸着で形成させるとき、加熱を行う
ことで、表面の凹凸を形成したが、反射率が80％
以上の光沢の膜を形成した後、Ar、CCl4などの
ガスプラズマにより、表面をスパツタリングやエ
ツチングし、凹凸を形成させても同様の効果を生
じる。 In this first example, when forming Al and Al alloy by sputtering or vapor deposition, heating was performed to form surface irregularities, but the reflectance was 80%.
After forming the above-mentioned glossy film, the same effect can be obtained by sputtering or etching the surface using gas plasma such as Ar or CCl 4 to form irregularities.
第３図ａないし第３図ｅはその場合の実施例の
工程説明図である。この第３図ａないし第３図ｅ
において、まず第３図ａに示すように、シリコン
基板３１を熱酸化してSiO2３２を形成し、この
SiO2３２に上記実施例と同様にしてコンタクト
穴を形成する。 FIGS. 3a to 3e are process explanatory diagrams of an embodiment in that case. This figure 3a to figure 3e
First, as shown in FIG. 3a, a silicon substrate 31 is thermally oxidized to form SiO 2 32.
A contact hole is formed in the SiO 2 32 in the same manner as in the above embodiment.
次いで、第３図ｂに示すように、表面の反射率
が80％以上の鏡面のAlまたはAl合金３３を形成
した後、第３図ｃに示すように、このAlまたは
Al合金３３の表面をAlまたはCCl4などのガスプ
ラズマにより表面をスパツタリングやエツチング
して凹凸を有するAlまたはAl合金３４（１層配
線）とする。 Next, as shown in FIG. 3b, after forming a mirror-like Al or Al alloy 33 with a surface reflectance of 80% or more, as shown in FIG. 3c, this Al or Al alloy 33 is formed.
The surface of the Al alloy 33 is sputtered or etched using gas plasma such as Al or CCl 4 to form an Al or Al alloy 34 (single layer wiring) having irregularities.
次に、このAlまたはAl合金３４をパターン化
して第３図ｄに示すようにパターン化したAlま
たはAl合金３５を形成する。しかる後に、第３
図ｅに示すように、上記実施例と同様にして、こ
のAlまたはAl合金３５上に塗布液より生成した
シリコン酸化膜３６を形成する。以下、第２図ｅ
と同様に絶縁膜を介して２層目電極を形成する。 Next, this Al or Al alloy 34 is patterned to form a patterned Al or Al alloy 35 as shown in FIG. 3d. After that, the third
As shown in FIG. e, a silicon oxide film 36 produced from a coating liquid is formed on this Al or Al alloy 35 in the same manner as in the above embodiment. Below, Figure 2 e
Similarly, a second layer electrode is formed via an insulating film.
以上のように、この発明の半導体装置の製造方
法によれば、半導体基板上に配設された個別素子
を含む半導体層上にこの個別素子を配線するため
のAlまたはAl合金を形成してその表面に凹凸を
形成させた後にパターン化を行い、このパターン
化後にシリコン化合物を有機溶剤に溶解させた塗
布液を塗布してベーキングを行つてシリコン酸化
膜を形成するようにしたので、前記ベーキング時
におけるAlまたはAl合金パターン上での塗布膜
の流動は防止され、AlまたはAl合金のパターン
端部と半導体層との境界にヒロツクは発生しなく
なり、半導体層の表面を平滑化できる。これにと
もない、半導体層上の絶縁膜を平滑化して形成で
き、半導体集積回路の多層配線に利用することが
できる。 As described above, according to the method for manufacturing a semiconductor device of the present invention, Al or Al alloy for wiring the individual elements is formed on the semiconductor layer including the individual elements arranged on the semiconductor substrate. After forming irregularities on the surface, patterning is performed, and after this patterning, a coating liquid in which a silicon compound is dissolved in an organic solvent is applied and baking is performed to form a silicon oxide film. Flow of the coating film on the Al or Al alloy pattern is prevented, no hillocks are generated at the boundary between the edge of the Al or Al alloy pattern and the semiconductor layer, and the surface of the semiconductor layer can be smoothed. Accordingly, the insulating film on the semiconductor layer can be formed to be smooth and can be used for multilayer wiring of semiconductor integrated circuits.
第１図は従来の半導体装置の製造方法を説明す
るための図、第２図ａないし第２図ｅはそれぞれ
この発明の半導体装置の製造方法の一実施例の工
程図、第３図ａないし第３図ｅはそれぞれこの発
明の半導体装置の製造方法の他の実施例の工程図
である。
２１，３１……シリコン基板、２２，３２……
SiO2、２３，３３，３４，３５……AlまたはAl
合金、２５……塗布液、２４……配線、２６……
シリコン酸化膜。
FIG. 1 is a diagram for explaining a conventional method of manufacturing a semiconductor device, FIGS. 2a to 2e are process diagrams of an embodiment of the method of manufacturing a semiconductor device of the present invention, and FIGS. FIG. 3e is a process diagram of another embodiment of the method for manufacturing a semiconductor device of the present invention. 21, 31... Silicon substrate, 22, 32...
SiO 2 , 23, 33, 34, 35...Al or Al
Alloy, 25... Coating liquid, 24... Wiring, 26...
Silicon oxide film.
Claims (1)
層を形成し、これにコンタクト穴を形成する工程
と、その後SiO2層上の全面に凹凸表面を有する
AlまたはAl合金層を形成する工程と、このAlま
たはAl合金層をパターニングして金属配線層を
形成する工程と、この金属配線層上を含む前記
SiO2層上の全面に、シリコン化合物を有機溶剤
に溶解させた塗布液をスピン塗布し、均一表面を
有する塗布液層を形成する工程と、この塗布液層
をベーキングしてシリコン酸化膜層に変換させる
工程とを具備することを特徴とする半導体装置の
製造方法。 ２ 凹凸表面を有するAlまたはAl合金層を形成
する工程は、シリコン基板を100℃以上の高温度
にした状態で、AlまたはAl合金を被着する工程
からなることを特徴とする特許請求の範囲第１項
記載の半導体装置の製造方法。 ３ 凹凸表面を有するAlまたはAl合金層を形成
する工程は、まず表面が鏡面のAlまたまAl合金
層を形成した後、該AlまたはAl合金層の表面を
ガスプラズマ中で凹凸表面に加工する工程からな
ることを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。[Claims] 1. SiO 2 on the surface of the silicon substrate on which the device is formed.
The process of forming a layer and forming contact holes in it, and then having an uneven surface on the entire surface on the SiO2 layer
a step of forming an Al or Al alloy layer; a step of patterning this Al or Al alloy layer to form a metal wiring layer;
A process of spin-coating a coating solution containing a silicon compound dissolved in an organic solvent over the entire surface of the SiO 2 layer to form a coating solution layer with a uniform surface, and baking this coating solution layer to form a silicon oxide film layer. A method for manufacturing a semiconductor device, comprising the step of converting. 2. Claims characterized in that the step of forming an Al or Al alloy layer having an uneven surface consists of a step of depositing Al or an Al alloy on a silicon substrate at a high temperature of 100°C or higher. 2. A method for manufacturing a semiconductor device according to item 1. 3. The step of forming an Al or Al alloy layer with an uneven surface is to first form an Al or Al alloy layer with a mirror surface, and then process the surface of the Al or Al alloy layer into an uneven surface in gas plasma. 2. A method of manufacturing a semiconductor device according to claim 1, comprising the steps of:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6521481A JPS57181124A (en) | 1981-05-01 | 1981-05-01 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6521481A JPS57181124A (en) | 1981-05-01 | 1981-05-01 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57181124A JPS57181124A (en) | 1982-11-08 |
| JPS6318859B2 true JPS6318859B2 (en) | 1988-04-20 |
Family
ID=13280430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6521481A Granted JPS57181124A (en) | 1981-05-01 | 1981-05-01 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57181124A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189095A (en) * | 2006-01-13 | 2007-07-26 | Fuji Electric Systems Co Ltd | Method of manufacturing silicon multilayer wiring board, and method of evaluating silicon multilayer wiring board |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122900A (en) * | 1974-08-13 | 1976-02-23 | Japan Tobacco & Salt Public | Tabakono kokitsumi kairyoho |
| JPS5141516A (en) * | 1974-10-07 | 1976-04-07 | Nippon Musical Instruments Mfg | |
| JPS5212588A (en) * | 1975-07-21 | 1977-01-31 | Hitachi Ltd | Production method of semi-conductor device |
-
1981
- 1981-05-01 JP JP6521481A patent/JPS57181124A/en active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122900A (en) * | 1974-08-13 | 1976-02-23 | Japan Tobacco & Salt Public | Tabakono kokitsumi kairyoho |
| JPS5141516A (en) * | 1974-10-07 | 1976-04-07 | Nippon Musical Instruments Mfg | |
| JPS5212588A (en) * | 1975-07-21 | 1977-01-31 | Hitachi Ltd | Production method of semi-conductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57181124A (en) | 1982-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (en) | Multilayer wiring formation method | |
| JPH0685414B2 (en) | Titanium tungsten and selective CVD tungsten recess interconnection method | |
| JPH0563940B2 (en) | ||
| JPS6318859B2 (en) | ||
| JP2716156B2 (en) | Method for manufacturing semiconductor device | |
| JPS6360539B2 (en) | ||
| JPH0329298B2 (en) | ||
| JPS62277750A (en) | Formation of multilayer interconnection | |
| JPS586306B2 (en) | Handout Taisouchino Seizouhouhou | |
| JPH0456254A (en) | Manufacture of semiconductor device | |
| JP3340578B2 (en) | Multilayer wiring of semiconductor device and method of manufacturing the same | |
| JP2770653B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JPH02151052A (en) | Manufacture of semiconductor device | |
| JPH036827A (en) | Manufacture of semiconductor device | |
| JPH0334675B2 (en) | ||
| JP2914043B2 (en) | Method for manufacturing semiconductor device | |
| JPH0114709B2 (en) | ||
| JPS5963746A (en) | Semiconductor device having multi-layer wiring | |
| JPH03171732A (en) | Semiconductor device | |
| JPH05326504A (en) | Manufacturing method of semiconductor device | |
| JPS61137345A (en) | Manufacture of semiconductor device | |
| JPH0476920A (en) | Manufacture of semiconductor device | |
| JPS6273740A (en) | Manufacture of semiconductor device | |
| JPH06163725A (en) | Production of semiconductor with multilayered wiring construction | |
| JPS63308346A (en) | Semiconductor device |