JPS63187829A

JPS63187829A - タイミング抽出回路

Info

Publication number: JPS63187829A
Application number: JP62019927A
Authority: JP
Inventors: Koichi Segami; 瀬上　広一
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-01-30
Filing date: 1987-01-30
Publication date: 1988-08-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、２値データからタイミング成分を抽出するた
めのタイミング抽出回路、例えば集積化した超高速光送
受信中継器におけるタイミング抽出回路に関するもので
ある。

［従来の技術］近年、２値データからタイミング成分を抽出するタイミ
ング抽出回路、例えば超高速光送受信中継器の集積回路
化を目的とした超高速タイミング抽出回路が用いられて
いる。。

このような超高速タイミング抽出回路では、入力信号の
振幅及びマーク率の変動によっても、タイミング出力波
形の振幅が変化せず、ジッタが生じないよう充分な利得
と正確で安定的な動特性を必要とする。

第４図は、従来のタイミング抽出回路として用いられて
いる乗算回路であり、図において、（１）はデータ正相
入力側子、（２）はデータ逆相入力側子、（３）は乗算
器、（４）は乗算器出力である。第５図は、Ｎｏｔ　Ｒ
ｅｔｕｒｎ　ｔｏ　Ｚｅｒｏ　　（以下ＮＲ２と記載す
る。）の場合の正相人力Ｖ　、逆相式力ｖ−，及び第４
図の乗算器出力波形Ｖ、である。

次に従来例の動作について説明する。

第５図に示すようにパルス幅Ｔは、１／ｆｂ（ｆｂはビ
ットレート）であるがＮＲＺ波形はバスルのデユーティ
が１００％の場合、マーク率のいかんにかかわらずタイ
ミング成分（すなわち周波数ｆｂの成分）は有しない。

このＮＲＺ波形の正相Ｖ　、逆相ＶＡを第４図のデータ
入力側子（１）、（２）より乗算器（３）に入力すると
、該乗算器（３）での出力Ｖ。は、Ｖ　ｏ　””　Ｖ　
ＡＸ　Ｖ　７と表現されるように乗算され、第５図（Ｃ
）に示すＶθのごときの波形となる。

この信号Ｖθの波形は、時間１／ｆ、を間隔とするパル
スとなるので、タイミング成分を有し、フィルタを介在
させることにより、タイミング抽出が可能となる。

一方、データがＲｅｔｕｒｎ　ｔｏ　Ｚｅｒｏ　　（以
下ＲＺと記載する）５０％の場合は、データ波形そのも
のにタイミング成分を有しているので、線形抽出の形で
直接タイミング抽出を行うことができる。

［発明が解決しようとする問題点］従来のタイミング抽出回路は、以上のように構成されて
いるので、データがＮＲＺ波形の場合には、デユーティ
が１００％から少しでもずれるとタイミング成分は著し
く減少し、タイミング抽出動作が困難となる問題点があ
った。

又、データがＲＺ　５０％の場合では、線形抽出を行い
、マーク率が低下するとタイミング成分も減少し、同様
にタイミング抽出動作が困難となる問題点があった。

本発明は、上記のような問題点を解決するためになされ
たもので、ＮＲＺ波形入力の場合にはデユーティのずれ
を補正してタイミング抽出を容易にする。そして、ＲＺ
　５０％波形人力の場合には“１”のデータ列に対して
“１”を１ビツト追加することにより、マーク率の低下
によるタイミング成分の減少を補償し得るタイミング抽
出回路を提供することを目的とする。

［問題点を解決するための手段］本発明に関するタイミング抽出回路は、１つのデータ入
力を２系統に分岐させ、入力部から分岐した片側の信号
線に遅延線及びコンデンサを直列に接続して１／ｆｂ　
（ｆ、はビットレート）の遅延を行い、一方入力部から
分岐した他方の信号は単にコンデンサを通し、両信号に
対してそれぞれ閾値が設定できる加算回路に入力し、こ
の加算回路の出力をタイミング抽出波形とし、ＮＲＺ入
力、ＲＺ大入力いかんにかかわらず、特にＲ２５０％波
形の場合、マーク率の低い範囲においても、安定的にタ
イミング成分を得る手段によって成るものである。

［作用］本発明におけるタイミング抽出回路は、データ入力がＮ
ＲＺ波形の場合には、時間１／ｆ、たけ遅延させたデー
タと、遅延のないデータの双方をそれぞれ微分する作用
を有するとともに、正側の微分波形のみを閾値により取
り出し、これらを加算することにより、入力波形のデユ
ーティのいかんにかかわらず、タイミング成分を冑した
出力を得られる。

また、データ入力がＲＺ　５０％波形の場合には、時間
１／ｆｂだけ遅延させたデータと遅延のないデータの双
方を結合コンデンサを通して加算回路に入力することに
より、マーク率の低いデータのタイミング成分を増加さ
せられる作用がある。

［実施例コ以下本発明の一実施例を図を参照して説明する。

第１図において、（５）はデータの入力部、（６）はエ
ミッタホロアを構成するトランジスタ、（７）は該エミ
ッタホロアの負荷抵抗、（８）は１／ｆｂだけの遅延時
間を有する遅延回路、（９）、（１０）は微分または結
合のためのコンデンサ、（１１）〜（１４）は直流バイ
アスを設定するための抵抗、（１５）　、　　（１６）
はそれぞれエミッタホロアを構成するためのトランジス
タ、（１７）、（１８）は該エミッタホロアの負荷抵抗
、（１９）、（２０）は差動増幅器を構成するトランジ
スタ、（２２）、（２３）は（１９）、（２０）と異な
る差動増幅器を構成するトランジスタ、（２１）は前記
２つの差動増幅器に共通の負荷抵抗、（２４）はトラン
ジスタ（１９）　、　　（２０）で構成される差動増幅
器の定電流源、（２５）はトランジスタ（２２）　、　
　（２３）　’で構成される差動増幅器の定電流源、（
２６）は出力端子、（２７）は高電位側の電源、（２８
）は低電位側の電源、（２９）は閾値電圧設定端子であ
る。第２図は入力データがＮＲＺでマーク率が１／４の
場合の入力波形ｖ　１その微分波形ｖ　１及びＡ　　　
　　　　　　Ｂ１／ｆ　　時間遅延後の微分波形Ｖ　、タイミングｂ　
　　　　　　　　　　　ｃ抽出回路の出力波形Ｖ、を示し、第３図は入力データが
ＲＺ　５０％、マーク率が１／４の場合の入力波形ｖ　
１加算回路の入力波形ＶＢ及び１／ｆ。

時間遅延後の加算回路入力波形Ｖ。及びタイミング回路
の出力波形Ｖ。を示す。

次に第１図の実施例について、その動作を入力データが
ＮＲＺとＲＺ　５０％の２つの場合について説明する。

まず、入力データがＮＲＺの場合について説明する。

第１図において、入力側子（５）にＮＲＺ波形のデータ
が入力し、２つに分岐する。入力して分岐した一方の側
は、遅延回路（８）に入力し、１／ｆ、で表現される時
間だけ信号波形が遅延する。この遅延したデータと、遅
延のないもう一方の側の分岐データは、（９）及び（１
０）に示すコンデンサＣＩと、加算回路入力部の直流バ
イアスを設定している（１１）、（１２）及び（１３）
、（１４）に示す抵抗の並列値（Ｒ−Ｒ／（Ｒ＋Ｒ３）
）により微分される。この時、この微分回路の時定数は
、入力データパルス半幅より小さく設定しておく。すな
わちＣ・　（Ｒ２・Ｒ／（Ｒ＋Ｒ））＜１／２ｆｂなる
関係を満たすように０１を設定し、微分されたそれぞれ
の波形は、エミッタホロア（１５）　、　　（１６）を
介して加算回路に入力する。この入力波形Ｖ　Ｂ　。

ＶＣを第２図に示す。該加算回路においては、閾値電圧
設定端子の電圧を適切に調整することにより入力波形ｖ
　　、ｖ　　のいずれかの電圧レベルがＣ所定の閾値電圧ｖｒｆ以上になった場合のみ、負荷抵抗
（２１）に、入力に比例した電流が流れ、第２図のＶ。

で示された出力信号が得られる。この出力信号Ｖ　のパ
ルス間隔は入力波形ＶＢに対しθ すべての波形が時間軸右方向に所定時間１／ｆ。

だけシフトした波形Ｖ　の閾値ｖ、ｆを越える条件件と
Ｖ　の閾値■ｒｒを越える条件により決定される。すな
わち、第１図に示す遅延回路（８）の遅延時間１　／　
ｆ　ｂにのみ依存していることから、入力データのパル
ス幅（デユーティ）のいかんにかかわらず遅延時間が１
／ｆｂに設定されている限り、出力タイミング成分を有
することになる。

次に、入力データがＲＺ　５０％の場合について説明す
る。

第１図において入力側子（５）にＲＺ　５０％波形のデ
ータが入力し、２系統に分岐する。この分岐した一方は
、前述の入力データがＮＲＺの場合と同様に、遅延回路
（８）に入力し、時間１／ｆｂだけ遅延する。この遅延
したデータと、遅延がないデータは、（９）、（１０）
に示す結合コンデンサを介して、加算回路に入力する。

この時、（９）、（１０）に示すコンデンサ値Ｃ１はＣ
１・（Ｒ−Ｒ／（Ｒ２＋Ｒ３））＞＞１／ｆ５の条件を
満足するように設定する。この状態での加算回路の入力
波形ｖ　　、ｖ　　を第３図に示す。こＣの時の加算回路の動作は、前述のＮＲＺ人力の場合と同
様であり、閾値電圧設定端子（２９）の電圧を適切に調
整することにより、第３図に示すような出力波形Ｖ、を
得るものである。第３図では、マーク率が１／４の場合
のみを示したが、一般的に本実施例による超高速光送受
信タイミング抽出回路を用いることにより、元のデータ
の“１”に１／ｆｂ時間だけずれた１１″が１ビツト付
加され、特に、マーク率が低い場合にタイミング成分が
増加するという作用が生れる。

なお、前記実施例では、人力として１つのデータのみを
用い該データを分岐しているが、入力としては、データ
の正相と逆相を用いても良く、この時は、逆相データを
入力する側の加算回路の差動増幅器の入力と閾値電圧設
定端子を入れ換えれば良い。また、前記実施例では、遅
延回路として、遅延時間１／ｆｂのものを用いているが
、時間Ｎ／ｆ、（Ｎは１．２．３・・・の自然数）の遅
延回路を用いても良い。

［発明の効果］以上説明したように、本発明に関するタイミング抽出回
路によれば、入力データを２系統に分岐させ、分岐した
一方の側を時間１／ｆ５だけ遅延させた後、入力データ
がＮＲＺの場合は微分回路を介し、また、入力データが
ＲＺ波形の場合には、通常のコンデンサ結合により、閾
値設定を有する加算回路に入力させるよう構成したので
、ＮＲＺ波形入力、ＲＺ波形入力のいかんにかかわらず
安定したタイミング抽出を行うことができるという効果
がある。

【図面の簡単な説明】

第１図は、本発明の一実施例に関するタイミング抽出回
路を示す回路接続図、第２図は入力データとしてＮＲＺ
波形を用いた場合の回路の時間軸に対する動特性を示す
図、第３図は入力データとしてＲ２５０％波形を用いた
場合の回路の時間軸に対する動特性を示す図、第４図は
従来例に関するタイミング抽出用の乗算器を示すブロッ
ク図、第５図は第４図に示す従来例の乗算器の時間軸に
対する動特性を示す図である。図において、（１）、（２）はそれぞれ正相、逆相の入
力側子、（３）は乗算器、（４）は出力端子、（５）は
入力側子、（６）はトランジスタ、（７）は抵抗、（８
）は遅延回路、（９）、　　（１０）はコンデンサ、（
１１）〜（１４）は抵抗、（１５）、　　（１６）はト
ランジスタ、（１７）　。（１８）は抵抗、（１９）　、　　（２０）はトランジ
スタ、（２１）は抵抗、（２２）　、　　（２３）はト
ランジスタ、（２４）　、　　（２５）は定電流源、（
２６）は出力端子、（２７）　、　　（２ｇ）は電源電
圧供給端子、（２９）は閾値電圧設定端子である。代理人　弁理士　大　岩　増　雄（他　２名）第１図第３図（ｃ、・鉛腎）皆）第４図乙第５図（ｆｂ　　データ乙、）１．−）−）手続補正書（］］発）昭和　　年　　月　　日６２　ｉ、’　−４２、発明の名称タイミング抽出回路３、補正をする者方式５、補正の対象明細書の発明の詳細な説明の欄。

Claims

【特許請求の範囲】

（１）信号入力部から分岐した片側の信号線に直列に接
続された遅延線及びコンデンサを含む第１の回路系と、前記信号入力部から分岐した他方の信号線に直列に接続
されたコンデンサを含む第２の回路系と、前記両回路系
がそれぞれ入力端子に接続され、分割抵抗によって入力
側直流バイアスが設定され共通の閾値設定端子を有し更
に負荷抵抗を共有する２組の差動増幅回路から成る加算
回路と、を含むことを特徴とするタイミング抽出回路。