SU1580527A1 - Усилитель - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - увеличение точности передачи формы быстроизмен ющихс  сигналов. Усилитель содержит входной каскад, выполненный на транзисторах 1-4, 7 и 8 и резисторах 5, 6 и 18, источник 9 смещени , управл емые источники 10 и 12 тока, эл-т смещени  11 и выходной каскад 13, выполненный на транзисторах 14 и 15 и двухтактном усилителе тока, а также транзисторы 16 и 17 динамической нагрузки и конденсатор 19. В предлагаемом усилителе входной каскад практически не вносит искажений, св занных с наличием положительной обратной св зи, как при передаче импульсных, так и при передаче синусоидальных сигналов. Это позвол ет значительно увеличить точность воспроизводимых форм сигнала на выходе усилител  в широкой полосе частот. Однако такое улучшение точности при передаче сигналов с высокой скоростью нарастани  при минимальной потребл емой мощности возможно лишь при использовании входного каскада совместно с выходным каскадом 13. Цель достигаетс  тем, что входной каскад имеет фазировку входов, а выходной каскад 13  вл етс  инвертирующим. Усилитель по пп.2 и 3 ф-лы отличаетс  введением транзисторов 16 и 17 и выполнением источника 9 на трех диодах. 2 з.п. ф-лы, 1 ил.

Description

Изобретение относитс  к радиотехнике и может использоватьс  дл  усилени  электрических сигналов с высоким быстродействием в системах с ограниченным ресурсом питани .

Цель изобретени  - увеличение точности передачи формы быстроизмен ю- щихс  сигналов.

На чертеже представлена принципиальна  электрическа  схема усилител .

Усилитель содержит первый 1, второй 2 транзисторы n-p-n-типа, третий 3, четвертый 4 транзисторы p-n-p-типа, первый 5, второй 6tрезисторы , п тый 7, шестой 8 транзис- %торы n-p-n-типа, источник 9 смеще- ни , первый управл емый источник 10 тока, элемент 11 смещени , второй управл емый источник 12 тока, выходной каскад 13, выполненный на седьмо 14 и восьмом 15 транзисторах р-п-р- и п-p-n-типа соответственно, двухтактном усилителе тока, а также первый 16 и второй 17 транзисторы n-p-n-типа динамической нагрузки, резистор 18 и конденсатор 19.

Усилитель работает следующим образом .

При включении усилител  с ООС входной каскад предлагаемой структуры обладает лучшими характеристикам установлени  выходного напр жени  и значительно меньше искажает сигналы, имеющие высокую скорость нарастани . Эти искажени  св заны с наличием положительной обратной св зи (ПОС) в структуре входного каскада, замыкающейс  через первый управл емый источник 10 тока на базу транзистора 8. ПОС включаетс  только при подаче положительных перепадов напр жени , а поэтому искаженными оказываютс  передние фронты и прилегающа  к ним часть вершины положительных импульсов. Возникновение искажений объ сн етс  задержкой выключени  ПОС из-за паразитных емкостей схемы, однако1в предлагаемом усилителе эти искажени  про вл ютс  в значительно меньшей степени.

В усилителе число диодов в источнике 9 смещени  равно трем. Такое количество диодов позвол ет обеспечить начальные токи смещени  во всех транзисторах входного каскада, вследствие чего гарантируетс  его высока  линейность при любом включении

5

0

5

0

5

0

5

0

5

усилител . При этом в момент уравновешивани  весь избыточный ток ПОС поступает в базу транзистора 7, выходной ток управл емого источника 12 тока быстро увеличиваетс , что приводит к значительному ускорению выключени  ПОС. В результате задержка выключени  ПОС во входном каскаде предлагаемого усилител  оказываетс  в несколько раз меньшей, чем в известном усилителе. Вследствие этого существенно уменьшаетс  амплитуда выбросов и повышаетс  частота колебательного процесса. Возрастание частоты искажений способствует их дополнительному ослаблению на выходе усилител  из-за ограниченности час- тотных свойств выходного каскада 13. Дальнейшее ослабление нелинейной составл ющей осуществл етс  с помощью конденсатора емкостью 10-30 пФ, включаемого между объединенными эмиттерами транзисторов 1 и 2 и выходом управл емого источника 10 тока. В результате входной каскад усилител  практически не вносит искажений, |св занных с наличием ПОС, как при передаче импульсных, так и при передаче синусоидальных сигналов. Это позвол ет значительно увеличить точность воспроизводимых форм сигнала на выходе усилител  в широкой полосе частот.

Однако такое улучшение точности при передаче сигналов с высокой скоростью нарастани  при минимальной потребл емой мощности возможно лишь при использовании входного каскада совместно с выходным каскадом 13. Это объ сн етс  тем, что из-за необходимости соединени  коллекторов транзисторов 3 и 8 с входами управл емых источников 10 и 12 входной каскад может содержать отдельные элементы нагрузки только в коллекторных цеп х транзисторов У и 4. Если при этом неинвертирующим входом усилител   вл ютс  объединенные базы транзисторов 1 и 3, то выходной каскад должен быть неинвертиругощим. Однако такие выходные каскады при малой потребл емой мощности обладают или исключительно плохими частотными свойствами, или неприемлемо низким быстродействием, поэтому в подавл ющем большинстве известных усилителей используютс  выходные каскады, осуществл ющие инверсию сигнала. При использовании выход

ных каскадов такого типа в предлагаемом усилителе неинвертирующим входом его входного каскада могут быть только объединенные базы транзисторов 2 и 4, а инвертирующим - базы транзисторов 1 и 3. В таком виде усилитель вполне работоспособен практически с любыми известными выходными каскадами , но только в диапазоне низких частот и в режиме малого сигнала.

При увеличении скорости нарастани  входного напр жени  режим усилител  скачкообразно становитс  неустойчивым и сигнал на его выходе полностью искажаетс . Это объ сн етс  тем, что петлей внутренней ПОС во входном каскаде и цепью внешней ООС, соедин ющей в рассматриваемом варианте усилител  его выход с базами транзисторов 1 и 3, охвачены два разных независимых контура. Положительной обратной св зью охвачены транзисторы 4 и 8 через управл емый источник 1 и тока, а ООС замыкаетс  через транзисторы 3 и 7, выходной каскад 13 и внешнюю цепь обратной св зи. Вследствие этого ООС никак не ограничивает глубину ПОС при увеличении дифференциального сигнала между входами усилител  больше некоторой величины, что соответствует переходу в режим большого сигнала, усилитель становитс  неустойчивым , а форма передаваемого сигнала полностью искажаетс .

Следовательно, дл  реализации цели изобретени  необходимо, чтобы входной |каскад усилител  имел фазировку входов , показанную на чертеже, а выходной каскад был бы инвертирующим. В таком случае цепь ПОС оказываетс  охваченной петлей внешней ООС, а поэтому св занные с ней искажени  сигнала значительно ослабл ютс . Однако при этом выходами входного каскада

13могут быть только коллекторы транзисторов 3 и 8, которые соединены

с входами управл емых источников 1U и 12 тока. Такое соединение  вл етс  необходимым, а поэтому использовать выходные каскады, примен емые обычно в известных усилител х, в данном случае невозможно. При этом единственным вариантом выходного каскада 13, позвол ющим реализовать цель изобретени ,  вл етс  структура, показанна  на чертеже. Транзисторы

14и 15 выходного каскада 13 выполн т ютс  согласованными с диодами управ

10

15

20

25

JQ

35

40

45

50

5

л емых источников 10 и 12 тока, что позвол ет передать сигнал с выходов входного каскада на выход усилител  с минимальными искажени ми даже при очень высоких скорост х нарастани  входного сигнала. Кроме того, частотные свойства примен емого выходного каскада 13 весьма близки к частотным характеристикам в петле ПОС, что  вл етс  необходимым условием эффективного подавлени  искажений, возникающих из-за наличи  ПОС, с помощью внешней петли ООС при минимальной потребл емой мощности.

Коллекторы транзисторов 1 и 2 должны быть подключены к положительной шине питани . Возможно непосредственное соединение, однако показанное на чертеже соединение через транзисторы 16 и 17 позвол ет обеспечить минимальную емкость, приведенную к входам усилител .

Необходимость соединени  коллекторов транзисторов 1 и 2 с шиной питани  дл  увеличени  точности определ етс  следующим. Известно, что высока  точность любого усилител  с дифференциальным входом обеспечиваетс  только в том случае, если при дифференциальном сигнале, равном нулю, потенциал на выходе усилител  также равен нулю. Такое условие при соединении коллекторов транзисторов 1 и 2 с эмиттерами транзисторов 7 и 8 выполнить невозможно, поскольку на вход управл емого источника 10 тока в таком случае поступал бы ток, равный сумме коллекторного тока транзистора 1 и эмиттерного тока транзистора 4, а на вход управл емого источника 12 тока - только коллекторный ток транзистора 3, равный при отсутствии дифференциального сигнала эмиттерному току транзистора 4. Поскольку параметры интегральных p-n-р- и п-р-п- транзисторов никак не согласуютс  друг с другом, токи, поступающие на входы обоих управл емых источников - 10 и 12 тока, в таком случае оказываютс  непредсказуемо различными, а поэтому разными оказываютс  коллекторные токи транзисторов 14 и 15 выходного каскада 13. Чтобы в таких услови х потенциал на выходе усилител  стал равным нулю, эти токи необходимо уравн ть, что может быть обеспечено только за счет подачи на неинвертирующий вход усилител  отрицательного

напр жени , эквивалентного напр жению сдвига, причем эта ошибка про вл етс  как в статике, так и в режиме большого сигнала. Дл  устранени  это- го недостатка в предлагаемом усилителе коллекторы транзисторов 1 и 2 соединены с шиной питани , при этом токи, поступающие на входы управл емых источников 10 и 12 тока, оказы- ваютс  одинаковыми, поскольку при отсутствии дифференциального сигнала коллекторные токи транзисторов 3, 7 и 4, 8 при их взаимной согласованнос- TJH равны. При этом ошибка дополни- тельного сдвига на входе усилител  отсутствует, а транзисторы 1 и 2 вообще не используютс  дл  усилени  и лишь выполн ют функции элементов сдвига уровн .

Элемент 11 смещени  предназначен дл  задани  начального режима смещени  всех транзисторов усилител . В данном случае используетс  наиболее простой вариант элемента 11 смещени , содержащий единственный резистор. Дл  реализации других целей элемент 11 смещени  может иметь значительно более сложную структуру.

Резистор 18, включенный между объединенными эмиттерами транзисторов 1 и 2 и выходом управл емого источника 12 тока, позвол ет уменьшить начальный ток смещени  этих транзисторов .

Claims (3)

1. Усилитель, содержащий входной каскад, выполненный на первом и вто- ром транзисторах n-p-n-типа, базы которых  вл ютс  соответственно неинвертирующим и инвертирующим входами усилител , третьем и четвертом транзисторах p-n-p-типа, базы которых соединены с базами первого и второго транзисторов n-p-n-типа соответственно , п том и шестом транзисторах П-р-п-типа, эмиттеры которых соединены с первыми выводами соответст- венно первого и второго транзисторов n-p-n-типа, а базы подключены к пер- «ому выводу источника смещени  и к выходу первого управл емого источника тока, общий вывод которого подклю- чен к положительной шине источника питани , при этом коллектор третьего

транзистора p-n-p-типа соединен с входом второго управл емого источника тока, общий вывод которого подключен к отрицательной шине источника питани , а выход - к эмиттерам первого и второго транзисторов п-р-п-типа, выходной каскад, выполненный на седьмом и восьмом транзисторах p-n-р- и n-p-n-типов соответственно, включенных по схеме с общим эмиттером, и двухтактном усилителе тока, вход которого соединен с коллектором седьмого и восьмого транзисторов p-n-р- и n-p-n-типов соответственно, а выход  вл етс  выходом усилител , при этом базы седьмого и восьмого транзисторов p-n-р- и n-p-n-типов соответственно соединены через элемент смещени , отличающийс  тем, что, с целью увеличени  точности передачи формы быстроизмен ющихс  сигналов, эмиттеры третьего и четвертого транзисторов p-n-p-типа соединены с вторыми выводами соответственно первого и второго резисторов, коллекторы п того и четвертого транзисторов п-р-п- и р п р типов соответственно подключены к положительной и отрицательной шинам источника питани  соответственно , коллектор шестого транзистора n-p-n-типа подключен к входу первого управл емого источника тока и к базе седьмого транзистора p-n-p-ткпа, база восьмого транзистора n-p-n-типа сое- йинена с входом второго управл емого источника тока, выход которого подключен к второму выводу источника смещени , при этом коллекторы первого и второго транзисторов п-р-п-типа подключены к положительной шине источника питани .

2.Усилитель по п. 1, отличающийс  тем, что коллекторы первого и второго транзисторов п-р-п- типа подключены к положительной шине источника питани  через введенные соответственно первый и второй транзисторы n-p-n-типа, базы которых подключены к выходу первого управл емого источника тока.

3.Усилитель по пп. 1 и 2, о т - личающийс  тем, что источник смещени  выполнен на трех диодах , включенных последовательно в пр мом- направлении.