JP3018533B2 - 直流補償回路 - Google Patents
直流補償回路Info
- Publication number
- JP3018533B2 JP3018533B2 JP3055266A JP5526691A JP3018533B2 JP 3018533 B2 JP3018533 B2 JP 3018533B2 JP 3055266 A JP3055266 A JP 3055266A JP 5526691 A JP5526691 A JP 5526691A JP 3018533 B2 JP3018533 B2 JP 3018533B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- positive
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信システ
ムの受信装置において、伝送路等により直流成分を遮断
された入力信号に対して直流成分を補償するための回路
に関する。特にギガビット領域における直流補償回路に
関する。
ムの受信装置において、伝送路等により直流成分を遮断
された入力信号に対して直流成分を補償するための回路
に関する。特にギガビット領域における直流補償回路に
関する。
【０００２】
【従来の技術】従来、この種の直流補償回路としては、
ダイオードとキャパシタを用いた直流クランプ回路を主
信号路に入れるのが一般的であった。図３に従来の直流
補償回路の構成を示す。同図において、３１は入力バッ
ファ、３２はクランプ回路、３３は出力バッファであ
る。
ダイオードとキャパシタを用いた直流クランプ回路を主
信号路に入れるのが一般的であった。図３に従来の直流
補償回路の構成を示す。同図において、３１は入力バッ
ファ、３２はクランプ回路、３３は出力バッファであ
る。
【０００３】図３に示した従来の直流補償回路では、ダ
イオードによる直流クランプ動作の誤差を小さくするた
めに、出力インピーダンスの小さい入力バッファ３１
と、入力インピーダンスの大きい出力バッファ３３との
間に直流クランプ回路３２を挿入する必要があるが、入
力信号の速度がギガビット／秒以上となるような超高速
パルス伝送装置にこのような回路を適用しようとする
と、以下の如き欠点がある。
イオードによる直流クランプ動作の誤差を小さくするた
めに、出力インピーダンスの小さい入力バッファ３１
と、入力インピーダンスの大きい出力バッファ３３との
間に直流クランプ回路３２を挿入する必要があるが、入
力信号の速度がギガビット／秒以上となるような超高速
パルス伝送装置にこのような回路を適用しようとする
と、以下の如き欠点がある。
【０００４】
【発明が解決しようとする課題】先ず、このような超高
速（超広帯域）領域で充分出力インピーダンスを小さく
できる、或は充分入力インピーダンスを大きくできるバ
ッファ回路の実現が困難となり、クランプが完全に行わ
れなくなって直流補償が不完全となる。また、バッファ
の周波数対利得特性を超広帯域にわたって平坦とするこ
とが困難になるため、入力信号波形が歪を受け、これに
よって直流補償特性も理想値から外れる。さらに、入力
バッファおよび出力バッファには通常バイポーラトラン
ジスタによるエミッタフォロワ回路、またガリウムヒ素
電界効果トランジスタによるソースフォロワ回路が用い
られるが、図３に示すように、超高周波においてこのよ
うな回路を二段縦続に接続すると、きわめて発振しやす
くなり、安定な動作が得にくい、などの欠点があった。
速（超広帯域）領域で充分出力インピーダンスを小さく
できる、或は充分入力インピーダンスを大きくできるバ
ッファ回路の実現が困難となり、クランプが完全に行わ
れなくなって直流補償が不完全となる。また、バッファ
の周波数対利得特性を超広帯域にわたって平坦とするこ
とが困難になるため、入力信号波形が歪を受け、これに
よって直流補償特性も理想値から外れる。さらに、入力
バッファおよび出力バッファには通常バイポーラトラン
ジスタによるエミッタフォロワ回路、またガリウムヒ素
電界効果トランジスタによるソースフォロワ回路が用い
られるが、図３に示すように、超高周波においてこのよ
うな回路を二段縦続に接続すると、きわめて発振しやす
くなり、安定な動作が得にくい、などの欠点があった。
【０００５】本発明は上記した従来の欠点を解消した直
流補償回路を提供することを目的とする。
流補償回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】直流遮断を受けた２値入
力信号の微分等化波形を生成する微分等化回路と、前記
微分等化回路の出力信号の正及び負信号を出力する正／
負出力回路と、前記正／負出力回路の出力信号の正信号
と負信号それぞれをキャパシタを介した後一定バイアス
を印加して入力する論理和回路と、前記論理和回路の出
力信号を入力信号とする１／２分周回路とから構成する
ことを特徴とする。
力信号の微分等化波形を生成する微分等化回路と、前記
微分等化回路の出力信号の正及び負信号を出力する正／
負出力回路と、前記正／負出力回路の出力信号の正信号
と負信号それぞれをキャパシタを介した後一定バイアス
を印加して入力する論理和回路と、前記論理和回路の出
力信号を入力信号とする１／２分周回路とから構成する
ことを特徴とする。
【０００７】
【作用】本発明では、補償すべき入力信号の微分等化波
形を生成し、その微分等化波形の正／負信号の両信号を
つくった後、この両信号の論理和信号を生成し１／２分
周回路に入力することにより、非常に簡単な回路構成に
より、理想に近い直流補償を施した信号を得るものであ
る。
形を生成し、その微分等化波形の正／負信号の両信号を
つくった後、この両信号の論理和信号を生成し１／２分
周回路に入力することにより、非常に簡単な回路構成に
より、理想に近い直流補償を施した信号を得るものであ
る。
【０００８】
【実施例】以下、図面により本発明を詳細に説明する。
【０００９】図１は本発明の直流補償回路の構成を示す
図である。同図において、１は入力端子、２は微分回
路、３は正／負出力回路、４および５はキャパシタ、６
および７はバイアス供給回路、８は論理和回路、９は１
／２分周回路、１０は出力端子である。
図である。同図において、１は入力端子、２は微分回
路、３は正／負出力回路、４および５はキャパシタ、６
および７はバイアス供給回路、８は論理和回路、９は１
／２分周回路、１０は出力端子である。
【００１０】いま、入力端子１に加わる入力信号とし
て、直流遮断を受けた２値ＮＲＺパルス列を考える。簡
単のため、パルスは１００％占有率が確保されている矩
形波であるとして扱う。ある一定の時間内に入力端子１
に到来する２値パルス（マークまたはスペース）の全数
（Ｎ）に対するマークの数（ｎ）の割合をマーク率（ｍ
＝ｎ／Ｎ）と称するが、入力パルス列が直流遮断を受け
ている場合、この入力パルス列の直流レベルはマーク率
によって変動する。すなわち、図１のａ点における入力
波形は、直流遮断を受けており、図２（ａ）のような直
流レベル変動をもった信号となっている。
て、直流遮断を受けた２値ＮＲＺパルス列を考える。簡
単のため、パルスは１００％占有率が確保されている矩
形波であるとして扱う。ある一定の時間内に入力端子１
に到来する２値パルス（マークまたはスペース）の全数
（Ｎ）に対するマークの数（ｎ）の割合をマーク率（ｍ
＝ｎ／Ｎ）と称するが、入力パルス列が直流遮断を受け
ている場合、この入力パルス列の直流レベルはマーク率
によって変動する。すなわち、図１のａ点における入力
波形は、直流遮断を受けており、図２（ａ）のような直
流レベル変動をもった信号となっている。
【００１１】本発明の直流遮断回路では図２（ａ）の信
号の微分等化信号を微分回路２において生成する。この
微分回路２の特性としては、入力パルス信号の周期Ｔに
たいして（Ｔ，−Ｔ）の伝達特性を有している。したが
って、この微分回路２の動作としては入力信号（ａ）の
立上がり／立下がりの変化点検出をしていることとな
る。最初の変化点（立上がり）では、＋振幅でパルス幅
がほぼＴの信号となり、次の変化点（立下がり）では一
振幅でパルス幅がほぼＴの信号となる。仮に同符号が連
続した場合には信号レベルとしてはゼロレベルが保持さ
れる。すなわち、入力信号（ａ）に対する、微分回路２
の出力点ｂの波形としては、図２（ｂ）のようにマーク
率によらず直流平衡がとれた信号となっている。また、
入力信号の周波数が非常に高いので（ギガビット領域）
微分回路からの出力微分信号が、図２（ｂ）のように変
形している。正／負出力回路３においては、微分回路２
の出力信号ｂ（図２（ｂ））の正信号（図２（ｃ））、
負信号（図２（ｄ））を出力する。論理和回路８ではこ
の正信号（図２（ｃ））、負信号（図２（ｄ））を入力
する。このとき図２（ｃ）、（ｄ）の信号は斜線のレベ
ルを遮断電位となるようにバイアス供給回路６、７によ
りバイアスが印加されている。したがって、論理和回路
８の出力信号としては、図２（ｅ）の信号が出力され
る。この信号をＤタイプフリップフロップあるいはＴタ
イプフリップフロップにより構成される１／２分周回路
９に入力することにより、図２（ｆ）のよに出力信号と
してマ−ク率によらず直流レベルが一定の信号を出力す
る。
号の微分等化信号を微分回路２において生成する。この
微分回路２の特性としては、入力パルス信号の周期Ｔに
たいして（Ｔ，−Ｔ）の伝達特性を有している。したが
って、この微分回路２の動作としては入力信号（ａ）の
立上がり／立下がりの変化点検出をしていることとな
る。最初の変化点（立上がり）では、＋振幅でパルス幅
がほぼＴの信号となり、次の変化点（立下がり）では一
振幅でパルス幅がほぼＴの信号となる。仮に同符号が連
続した場合には信号レベルとしてはゼロレベルが保持さ
れる。すなわち、入力信号（ａ）に対する、微分回路２
の出力点ｂの波形としては、図２（ｂ）のようにマーク
率によらず直流平衡がとれた信号となっている。また、
入力信号の周波数が非常に高いので（ギガビット領域）
微分回路からの出力微分信号が、図２（ｂ）のように変
形している。正／負出力回路３においては、微分回路２
の出力信号ｂ（図２（ｂ））の正信号（図２（ｃ））、
負信号（図２（ｄ））を出力する。論理和回路８ではこ
の正信号（図２（ｃ））、負信号（図２（ｄ））を入力
する。このとき図２（ｃ）、（ｄ）の信号は斜線のレベ
ルを遮断電位となるようにバイアス供給回路６、７によ
りバイアスが印加されている。したがって、論理和回路
８の出力信号としては、図２（ｅ）の信号が出力され
る。この信号をＤタイプフリップフロップあるいはＴタ
イプフリップフロップにより構成される１／２分周回路
９に入力することにより、図２（ｆ）のよに出力信号と
してマ−ク率によらず直流レベルが一定の信号を出力す
る。
【００１２】なお、本発明を説明するに当たって入力信
号としてはＮＺＲ信号を仮定したが、本発明において
は、ＲＺ信号が入力されても同様効果が得られる。ま
た、上述ではギガビット領域の波形について説明した
が、ギガビット以下の領域においても動作する。
号としてはＮＺＲ信号を仮定したが、本発明において
は、ＲＺ信号が入力されても同様効果が得られる。ま
た、上述ではギガビット領域の波形について説明した
が、ギガビット以下の領域においても動作する。
【００１３】
【発明の効果】以上説明したように、本発明によれば入
力信号の微分等化波形を生成し、さらにその正／負信号
の論理和信号を用いて１／２分周動作を行わせることに
より、直流遮断を受けた入力パルス列の直流レベル変動
をなくすことができるという効果がある。また、回路構
成が簡単であるためＩＣ化が可能となり、ギガビット領
域においても安定な直流補償回路が実現できる。
力信号の微分等化波形を生成し、さらにその正／負信号
の論理和信号を用いて１／２分周動作を行わせることに
より、直流遮断を受けた入力パルス列の直流レベル変動
をなくすことができるという効果がある。また、回路構
成が簡単であるためＩＣ化が可能となり、ギガビット領
域においても安定な直流補償回路が実現できる。
【図１】本発明の直流補償回路の構成を示すブロック図
【図２】本発明の動作を説明するために用いた波形図
【図３】従来の直流補償回路として用いられているクラ
ンプ回路を示す図
ンプ回路を示す図
１ 入力端子 ２ 微分回路 ３ 正／負出力回路 ４ キャパシタ ５ キャパシタ ６ バイアス回路 ７ バイアス回路 ８ 論理和回路 ９ １／２分周回路 １０ 出力回路 ３１ 入力バッファ ３２ ダイオードクランプ回路 ３３ 出力バッファ
Claims (1)
- 【請求項１】 直流遮断を受けた２値入力信号の微分等
化波形を生成する微分等化回路と、前記微分等化回路の
出力信号の正及び負信号を出力する正／負出力回路と、
前記正／負出力回路の出力信号の正信号と負信号それぞ
れをキャパシタを介した後一定バイアスを印加して入力
する論理和回路と、前記論理和回路の出力信号を入力信
号とする１／２分周回路とから構成されることを特徴と
する直流補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055266A JP3018533B2 (ja) | 1991-03-20 | 1991-03-20 | 直流補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3055266A JP3018533B2 (ja) | 1991-03-20 | 1991-03-20 | 直流補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04291509A JPH04291509A (ja) | 1992-10-15 |
| JP3018533B2 true JP3018533B2 (ja) | 2000-03-13 |
Family
ID=12993804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055266A Expired - Fee Related JP3018533B2 (ja) | 1991-03-20 | 1991-03-20 | 直流補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3018533B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439114A (en) * | 1987-08-04 | 1989-02-09 | Fujitsu Ltd | Pulse producing circuit |
-
1991
- 1991-03-20 JP JP3055266A patent/JP3018533B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04291509A (ja) | 1992-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9794088B2 (en) | On-chip AC coupled receiver with real-time linear baseline-wander compensation | |
| US3980826A (en) | Means of predistorting digital signals | |
| US5898326A (en) | Signal transmission cable driver apparatus without a peaking coil | |
| EP0381371A2 (en) | A burst mode digital data receiver | |
| EP0529836A1 (en) | Integrating phase detector | |
| US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
| US6408032B1 (en) | Transmit baseline wander correction technique | |
| US4520489A (en) | Decision feedback equalizing apparatus | |
| US5050190A (en) | Signal detection circuit not affected by minute voltage fluctuations contained in input signal and operation method therefor | |
| JPH0128535B2 (ja) | ||
| JP3018533B2 (ja) | 直流補償回路 | |
| JP2566734B2 (ja) | Ａｃ結合型受信装置及びａｃ結合型光ファイバ用受信装置 | |
| US20150280950A1 (en) | Signal Processing | |
| US5706118A (en) | Optical transmission method and optical transmission apparatus | |
| US6154066A (en) | Apparatus and method for interfacing integrated circuits having incompatible I/O signal levels | |
| US4432024A (en) | Method and apparatus for minimizing non-linear distortion in the recording of a bi-level signal | |
| US5014286A (en) | Delay generator | |
| CA1040330A (en) | Method and apparatus for reducing noise in pam time division networks | |
| US20040174191A1 (en) | Device and high speed receiver including such a device | |
| US4012591A (en) | Circuit arrangement for the phase control of a clock signal | |
| JPS62233921A (ja) | 直流補償回路 | |
| JPH031611A (ja) | 直流補償回路 | |
| JPS6223224A (ja) | デイジタル中継器用直流再生回路 | |
| JPH03278645A (ja) | 直流補償回路 | |
| JPS6390252A (ja) | 直流補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991130 |
|
| LAPS | Cancellation because of no payment of annual fees |