JPS6360434B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 積分器に関するものであり、入力パルス信号か
ら得た反転信号と非反転信号のうちの一方を積分
した電圧と、両信号の中点電圧との差を差動増幅
回路で出力することにより、温度変動、電源電圧
変動などに起因する出力電圧ドリフトの少ない積
分器を実現している。

〔産業上の利用分野〕

本発明は積分器に関する。本発明の積分器は、
例えばデイジタル通信システムにおいて用いられ
るトランスバーサル等化器の積分回路などに適用
することが可能である。

トランスバーサル等化器ではタツプ係数を決め
る相関器に積分器を用いていて、出力電圧ドリフ
トの少ない積分器が望まれている。

〔従来の技術〕

従来の一般的な積分器が第４図に示される。従
来形の積分器は演算増幅器２１の入出力間帰還回
路にキヤパシタＣ２０と抵抗器Ｒ２０からなる時
定数回路を備える。この積分器においては、デユ
ーテイ比の変化するパルス信号が抵抗器Ｒ２１を
介して入力されてアナログ量の積分出力値が出力
され、デユーテイ比が50％のときに積分出力値が
零となるように可変抵抗器VR２０でオフセツト
調整が行われる。

〔発明が解決しようとする問題点〕

第４図の積分器においては、周囲温度変動ある
いは電源電圧変動等により入力信号レベルがドリ
フトするとそれがそのまま積分器出力電圧のドリ
フトとなつて現れるという問題点がある。

したがつて本発明の目的は、回路の温度変動あ
るいは電源電圧変動等に対しても積分出力電圧ド
リフトの少ない積分器を提供することにある。

〔問題点を解決するための手段〕

上述の問題点を解決するために、第１図に示す
ように、入力パルス信号の反転信号および非反転
信号を作成する回路１、該反転信号および非反転
信号の一方の信号を積分する積分回路２、該反転
信号および非反転信号の中点電圧を取り出す回路
３、および、該積分出力信号と該取り出す回路の
中点電圧信号とがそれぞれ入力される差動増幅回
路４、を備えた積分器が提供される。

〔作用〕

入力パルス信号の反転信号と非反転信号のうち
の一方は積分回路２で積分されて積分値が求めら
れる。この積分値は差動増幅回路４で増幅される
こととなるが、差動増幅回路は一方の入力端子に
反転および非反転信号の中点電圧が基準信号とし
て導かれているので、入力パルス信号が温度変動
あいるは電源電圧変動などにより電圧レベルのド
リフトを生じても、該基準信号も一緒にドリフト
し、結局これらのドリフトは時間的に平均すると
差動増幅回路４で相殺されることとなり、最終的
な積分出力信号には現れない。

〔実施例〕

本発明の一実施例としての積分器が第２図に示
される。

第２図において、Ｄ形フリツプフロツプ１１の
Ｄ入力端子には、デユーテイ比が可変制御される
パルス信号が入力される。Ｄ形フリツプフロツプ
１１は非反転出力信号Ｑと反転出力信号とを出
力しており、非反転出力信号Ｑは積分回路１２を
介して演算増幅器１５の反転入力端子に導かれ
る。

また非反転出力信号Ｑと反転出力信号とは抵
抗分圧器Ｒ１とＲ２（Ｒ１＝Ｒ２）によりその中
点電圧が求められ、この中点電圧は一端が接地あ
るいは基準電圧に接続されたオフセツト調整用の
可変抵抗器VR１を経て演算増幅器１５の非反転
入力端子に基準信号として導かれる。第４図には
この非反転出力信号Ｑと反転出力信号の波形が
示される。この波形図からも分かるように、中点
電圧は２つの波形Ｑとが交差する点、例えば入
力信号がTTLレベルの時はTTLレベルの約半分
の＝電圧となる。

演算増幅器１５は差動増幅回路として働くもの
であり、帰還抵抗器Ｒ３が接続されており、その
出力信号は積分装置の最終的な積分出力信号とな
る。

この第２図装置では、入力パルス信号のデユー
テイ比が50％のときに演算増幅器１５の出力信号
すなわち積分出力信号が零となるように積分回路
１２の積分定数および可変抵抗器VR１によるオ
フセツト・レベルが調整される。

第２図装置の動作が以下に説明される。

入力パルス信号はＤ形フリツプフロツプ１１で
打ち直されて波形整形され、その非反転出力信号
Ｑは積分回路１２に入力されて積分値が求めら
れ、その積分値はさらに演算増幅器１５の一方の
反転入力端子に入力される。

演算増幅器１５の他方の非反転入力端子には非
反転出力信号Ｑと反転出力信号の中点電圧が基
準信号として入力されているから、演算増幅器１
５はこの中点電圧を基準にして積分回路１２から
の積分値を増幅し出力する。

いま装置周囲の温度変動あるいは電源電圧変動
等により入力パルス信号の電圧レベルが変化した
ものとする。すると第５図に示される非反転出力
信号Ｑおよび反転出力信号の電圧レベルはその
レベル変化に従い共に上昇するか、あるいは下降
する。これはその中点電圧についても同様であ
る。

したがつて入力信号の電圧レベル変動にともな
い積分回路１２に入力される非反転出力信号Ｑは
レベル変動を生じることになるが、それと同じ大
きさだけ中点電圧も変動するので、このレベル変
動は時間的に平均すると演算増幅器１５で相殺さ
れることとなり、最終的な積分器の積分出力信号
には現れない。

本発明の実施にあたつては種々の変形態様をと
ることが可能である。例えば第２図の実施例では
入力パルス信号の反転および非反転の出力信号を
得るための回路としてＤ形フリツプフロツプを用
いているが、これに限らず例えば入力パルス信号
を２分岐してその一方をインバータを介するよう
にした回路であつてもよい。また同実施例では入
力パルス信号の非反転出力信号を積分回路に入力
させているが、もちろん反転出力信号を入力させ
るものであつてもよい。

更に演算増幅器の出力電圧にリミツタ効果を持
たせる為に、第２図の積分器１４内に示す様なダ
イオードD₁，D₂、抵抗R₄，R₅からなる回路を抵
抗R₃に並列に接続することにより、第３図に示
す様なリミツタ特性を持たせることが可能であ
る。

本発明に係る積分器の具体的な適用例が第６図
に示される。第６図の装置は多値直交振幅変調方
式を用いたデイジタル通信システムに用いられる
トランスバーサル等化器である。

第６図において、記号Ｔで表わされるブロツク
はアナログ遅延線、同様にΣはサムアンプ、
DECは識別回路、FFはフリツプフロツプ、SRは
遅延素子としてのシフトレジスタであり、図中の
排他的論理和回路は相関器として働く。記号∫で
あらわされるフリツプフロツプが本発明に係る積
分器であり、その積分出力信号によつて図面左側
の対応する乗算器の係数が制御される。

〔発明の効果〕

本発明によれば、装置の温度変動あるいは電源
電圧変動等により入力デイジタル信号がドリフト
した場合にも、最終的な積分出力信号における電
圧ドリフトは大幅に低減される。

【図面の簡単な説明】

第１図は本発明の原理ブロツク図、第２図は本
発明の一実施例としての積分器の回路図、第３図
は本発明によるリミツタ特性図、第４図は従来形
の積分器の回路図、第５図は第２図装置における
Ｄ形フリツプフロツプの出力波形図、第６図は本
発明の積分器を適用したトランスバーサル等化器
のブロツク図である。 １……反転・非反転信号作成回路、２，１２…
…積分回路、３，１３……中点電圧作成回路、
４，１４……差動増幅回路、１１……Ｄ形フリツ
プフロツプ、２１，３１……演算増幅器。

Claims (1)

1. 【特許請求の範囲】 １ 入力パルス信号の反転信号および非反転信号
   を作成する回路１、 該反転信号および非反転信号の一方の信号を積
   分する積分回路２、 該反転信号および非反転信号の中点電圧を取り
   出す回路３、および、 該積分回路の積分出力信号と該取り出す回路の
   中点電圧信号とがそれぞれ入力される差動増幅回
   路４、 を備えた積分器。