JPS63187644A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPS63187644A
JPS63187644A JP62020186A JP2018687A JPS63187644A JP S63187644 A JPS63187644 A JP S63187644A JP 62020186 A JP62020186 A JP 62020186A JP 2018687 A JP2018687 A JP 2018687A JP S63187644 A JPS63187644 A JP S63187644A
Authority
JP
Japan
Prior art keywords
wafer
flat
alignment
orientation flat
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62020186A
Other languages
English (en)
Inventor
Harutaka Koshida
越田 治孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62020186A priority Critical patent/JPS63187644A/ja
Publication of JPS63187644A publication Critical patent/JPS63187644A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体製造装置、持に縮小投影露光装置に関す
るものでおる。
[従来の技術1 従来、半導体製造工程中の縮小投影露光において、ウェ
ハー1のオリエンテーションフラツ1〜2の検知は第3
図(a)、 (b)に示すように2個並んだ断面円形の
プリアライメント用ピン10.10につエバー1を押し
当て、ピン10.10間を通して光源4からウェハー1
の周縁に光を照射し、その光の透過を光検知器6にて監
視することにより行われている。すなわち、第3図(a
)に示すように2本のピン10.10がウェハー1のオ
リエンテーションフラット2に当接した場合には光源4
からの光線7か遮断されずに光検知器6に入光するため
、このことによりウェハー1の正確なプリアライメント
が行われたとして判定する。光源4からの光線7が遮断
された場合にはウェハー1のオリエンテーションフラッ
ト2が2本のピン10.10に当接していないとしてウ
ェハー1を回転させてプリアライメントを行う。
[発明が解決しようとする問題点] 上述された従来のプリアライメントのオリエンテーショ
ンフラットの検出機構において、ウェハーに欠けがめっ
た場合には、オリエンテーションフラット部分以外にお
いても光が遮断されないためにオリエンテーションフラ
ットの誤検出が生じる。また、ウェハー上に高反射率の
膜が付着ざれている場合には、オリエンテーションフラ
ット検出機構以外からの光が反射されて光が誤検知され
、オリエンテーションフラットの誤検出が生じる。
本発明の目的は上記欠点を解消して、ウェハーのオリエ
ンテーションフラットの誤検出を防止する半導体製造装
置を提供することにおる。
[発明の従来技術に対する相違点] 上)ホした従来のプリアライメントのオリエンテーショ
ンフラン1〜の検出機、構においては、円形のプリアラ
イメント用ピンにウェハーを押しつけてウェハーにより
光が遮断されたかどうかによりオリエンテーションフラ
ットを検出しているのに対し、本発明はプリアライメン
トのオリエンテーションフラットの検出機構において長
方形又は楕円状のプリアライメント用ピンを有している
という独創的内容を有する。
[問題点を解決するための手段] 本発明はウェハーのオリエンテーションフラットを検知
して該ウェハーのプリアライメントを行った後にウェハ
ーの縮小投影露光を行う装置において、ウェハーのオリ
エンテーションフラットに当接し該オリエンテーション
フラットの向きの変化に追随して姿勢転換するプリアラ
イメント用ピンを装備したことな特徴とする半導体製造
装置である。
[実施例] 次に、本発明の実施例について図面を用いて説明する。
(実施例1) 第1図(a)は本発明の第1の実施例を示す平面図で、
オリエンテーションフラットが正しい位置におる場合を
示したものであり、第1図(b)はオリエンテーション
フラットがずれている場合を示したものでおる。本実施
例はウェハー1のオリエンテーションフラット2に当接
しその向きに追随して軸3aを中心として回動する長方
形状のプリアライメント用ピン3を有し、そのピン3に
反射鏡5を取り付けた@造としたものでおる。目金・露
光装置がプリアライメントを行う際、第1図(a)に示
すようにウェハー1のオリエンテーションフラット2が
正しい位置にあれば、光源4から発射される光線7が反
射鏡5にて反射して光検知器6に入射する。これにより
ウェハー1のオリエンテーションフラン1へ2が正しい
位置に必ることを検知している。目金・露光装置がプリ
アライメントを行う際、第1図(b)に示すようにオリ
エンテーションフラット2の向きがずれている場合には
、オリエンテーションフランl−2の向きの変化に追随
してピン3が回動じ、そのため光源4から発射される光
線7は反!)−I鏡5にて光検知器6よりずれた方向に
反射し、光検知器6に入射しない。
この場合はオリエンテーションフラット2が正しい位置
になく、ブリアライメン1−を行い正しい位置に修正す
る。ウェハーに欠けが存在する場合でも、ウェハーの欠
けた部分がプリアライメント用ピンへ押しつけられたと
きに、長方形のピンでおるために、オリエンテーション
フラット2以外のものが押しつけられればピンは傾く。
このため、オリエンテーションフラット2の誤った位置
設定は生じない(第1図(b))。またウェハー上に高
反射率の膜が付着されている場合、光検知器6に対して
ウェハー1か平行でおるために、ウェハー1からの反射
光か光検知器6に入らない。このため、オリエンテーシ
ョンフラット2の誤、検出は生じない。
(実施例2) 第2図(a)は本発明の第2の実施例を示す平面図で、
オリエンテーションフランl〜2か正しい位置におる場
合を示したものであり、第2図(b)はオリエンテーシ
ョンフラット2がずれている場合を示したもので必る。
本実施例は長方形状のプリアライメント用ピン3に押し
つけ板8を取りつけ、その押しつけ根8に圧電素子9を
隣接さけた溝造としたものでおる。目金・露光装置かプ
リアライメントを行う際、第2図(a)に示すようにオ
リエンテーションフラット2が正しい位置におれば、押
しつけ根8により圧電素子9には電圧が発生しない。こ
れによりオリエンテーションフラット2が正しい位置に
あることを検知している。目金・露光装置がプリアライ
メントを行う際、第2図(b)に示すようにオリエンテ
ーションフラット2がずれているときには、その向きの
変化に応じてピン3が回動するため、ピン3に取付けた
押しつけ仮8により圧電素子9が押されて電圧か発生す
る。このため、オリエンテーションフラットの誤った位
置設定は生じない。
尚、面実施例では長方形状のピン3を用いたか、楕円形
状のピンを用いてもよい。
[発明の効果1 以上説明したように本発明はプリアライメント用ピンの
姿勢によりウェハーのオリエンテーションフラットを検
知するため、プリアライメントの際のウェハーのオリエ
ンテーションフラットの誤検出を防止することかできる
効果を有するものでおる。
【図面の簡単な説明】
第1図(a)、 (b)は本発明の第1の実施例を示す
平面図、第2図(a)、 (b)は本発明の第2の実施
例を示す平面図、第3図(a)は従来例を示す平面図、
第3図(b)は同縦断面図でおる。 1・・・ウェハー

Claims (1)

    【特許請求の範囲】
  1. (1)ウェハーのオリエンテーションフラットを検知し
    て該ウェハーのプリアライメントを行つた後ウェハーの
    縮小投影露光を行う装置において、ウェハーのオリエン
    テーションフラットに当接し該オリエンテーションフラ
    ットの向きの変化に追随して姿勢転換するプリアライメ
    ント用ピンを装備したことを特徴とする半導体製造装置
JP62020186A 1987-01-30 1987-01-30 半導体製造装置 Pending JPS63187644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62020186A JPS63187644A (ja) 1987-01-30 1987-01-30 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62020186A JPS63187644A (ja) 1987-01-30 1987-01-30 半導体製造装置

Publications (1)

Publication Number Publication Date
JPS63187644A true JPS63187644A (ja) 1988-08-03

Family

ID=12020145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62020186A Pending JPS63187644A (ja) 1987-01-30 1987-01-30 半導体製造装置

Country Status (1)

Country Link
JP (1) JPS63187644A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024959A (en) * 1989-09-25 1991-06-18 Motorola, Inc. CMOS process using doped glass layer
US5340261A (en) * 1991-03-26 1994-08-23 Tokyo Electron Limited Load-lock unit and wafer transfer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024959A (en) * 1989-09-25 1991-06-18 Motorola, Inc. CMOS process using doped glass layer
US5340261A (en) * 1991-03-26 1994-08-23 Tokyo Electron Limited Load-lock unit and wafer transfer system
US5435683A (en) * 1991-03-26 1995-07-25 Tokyo Electron Limited Load-lock unit and wafer transfer system

Similar Documents

Publication Publication Date Title
US20100171966A1 (en) Alignment apparatus for semiconductor wafer
JPS63187644A (ja) 半導体製造装置
JPH1126379A (ja) 露光装置およびデバイス製造方法
JP4131803B2 (ja) 半導体露光装備の整列システム
JPH01295421A (ja) 周辺露光装置
JPH10173031A (ja) 円形基板位置決め装置
JPH0282244A (ja) 露光用マスクおよびそれを用いた半導体装置の製造方法
KR102095217B1 (ko) 제품 위치 교정 장치
JPH09127680A (ja) 露光用マスク
US6490026B1 (en) Method and system for aligning object to be processed with predetermined target article
US20030141003A1 (en) Multilayer disc manufacturing apparatus and multilayer disk bonding method
JPS63155722A (ja) 露光装置
JPS6245039A (ja) 円形板状物体の角度位置決め装置
JP2744658B2 (ja) 光学部品の取付位置ずれ検出方法
JP2003258062A (ja) 円板状体の位置合わせ装置およびその方法
JPS62296435A (ja) アライメントマ−クの形状
JP2674855B2 (ja) レティクルの検査方法及びそれに用いる透明基板
JP2001108406A (ja) 板状体の端面位置測定装置
JPH1050808A (ja) 縮小投影露光装置
JP2001108637A (ja) 欠陥検査装置及び欠陥検査方法
JPH0327547A (ja) 基板の位置合せ方法
JPH04320043A (ja) Vノッチウエハの位置決め機構
JPS6184021A (ja) マスクアライナ
JPS6063929A (ja) 板状物の光学処理装置
JPH03159255A (ja) 円形基板の位置決め装置