JPS63186268A

JPS63186268A - 複写装置

Info

Publication number: JPS63186268A
Application number: JP62018903A
Authority: JP
Inventors: Yoshihiro Nakajima; 中嶋　嘉宏
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1987-01-29
Filing date: 1987-01-29
Publication date: 1988-08-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（技術分野）本発明は複写モードをモード・クリアー・キーの操作で
標準モードに戻すことができる複写装置に関する。

（従来技術）最近の複写装置は不揮発性ＲＡＭ　（ランダム・アクセ
ス・メモリー）を装備し、特定の複写モードを操作部に
より入力させてＲＡＭに記憶させ、プログラムキーの押
下にてその複写モードをＲＡＭより呼び出して設定し、
この複写モード（プログラムモード）で複写を行なって
いる。

しかしこの複写装置ではユーザーによってはプログラム
モードによって複写を行なうことが殆どである場合があ
り、この場合いちいちプログラムキーを押下するのは面
倒である。また最近はユーザーに対して操作が簡単だと
いう印象を与えるべく操作部のキーを少なく見せるため
、プログラムキーといった特殊キーは隠し蓋のついた見
えないエリアに配置されている場合も多々ある。この場
合には隠し蓋を開いた後にプログラムキーを押下すると
いった時間のかかる操作が必要となっている。

（目　　　的）本発明は上記欠点を改善し、時間のかかる複写モードの
設定を複写のたびに行なうことなくスピーディに複写を
とることができる複写装置を提供することを目的とする
。

（構　　成）本発明は第１図に示すように、複写モード設定用の入力
手段１と、この入力手段１で入力された複写モードを記
憶し電源のオン／オフで記憶情報がなくならない記憶手
段２と、複写モードを標準モードに戻すモード・クリア
ー・キー３とを有する複写装置において、標準モード選
択手段４を設けたものであり、標準モード選択手段４は
モード・クリアー・キー３の操作後に入力手段１により
記憶手段２にストアされている複写モードを標準モード
として選択する。

以下図面を参照しながら本発明の実施例について説明す
る。

第２図は本発明の一実施例の概略を示す。

感光体ドラム１１はメインモーターにより回転駆動され
て帯電用コロナ放電器１２により一様に帯電された後に
、スリット露光装置１３により原稿像が露光されて静電
潜像が形成され、イレーサー１４により複写したい画像
域以外の電荷がイレースされて現像装置１５により現像
される。さらに感光体ドラム１１は転写前除電器１６に
より除電され、第１トレイ１７、第２トレイ１８、両面
トレイ１９のいずれか一つから給紙コロユニット２０に
より縦搬送部２１゜レジストローラー２２を介して給送
された転写紙へ転写用コロナ放電器２３によりトナー像
が転写される。その転写紙は分離用コロナ放電器２４お
よび分離爪２５により感光体ドラム１１から分離され、
搬送ベルト２６で搬送されて定着部２７でトナーが定着
される。次にこの転写紙は１反転部２８により反転排紙
モードでは、反転されてコピー受け２９または両面トレ
イ１９へ排出され１通常排紙モードでは反転部２８で反
転されずにコピー受け２９または両面トレイ１９へ排出
される。また感光体ドラム１１は転写紙の分離後にクリ
ーニング装置３０によりクリーニングされ、除電ランプ
３１により除電されて、次のコピーサイクルに備える。

上記スリット露光装置１３においては原稿載置台３２上
に載置された原稿は圧板３３が被せられ、光源３４によ
り照明されてその反射光が第１ミラー３５、第２ミラー
３６、第３ミラー３７、レンズ３８．第４ミラー３９を
介して感光体ドラム１１に照射されると共に、光源３４
及び第１〜第３ミラー３５〜３７の往動により原稿の走
査が行なわれる。

第３図はこの実施例の主制御部を示す。図中４０は８０
８８カらなルＣＰＵ　（中央処理装置）、４１〜４３は
ｆｌＯＭ（リード・オンリー・メモリー）、４４は不揮
発性のＲＡＭ、　４５．４６はデコーダー、４７は８２
５９Ａからなるプログラマブル・インタラブド・コント
ローラー、４８は８２５３からなるプログラマブル・イ
ンターバル・タイマー、４９．５０はＬＳ３７３からな
るラッチ回路、５１〜５５は８２５５からなるペリフェ
ラル・インターフェイス、５６はこの複写装置における
モーター、ファン、ヒーター等の負荷を駆動するドライ
バ一部、５７はこの複写装置における各センサーの検知
信号を入力するセンサー入力回路、５８は８２５１Ａが
らな７ＳＵＳＡＲＴ（直列送受信回路）、５９はコンパ
レーター、６０、６１はインバーター、６２は発光ダイ
オード、６３はフォト・トランジスター、６４〜７ｏは
抵抗、７１は８２８４Ａからなるクロック・ジェネレー
ター、７２はリセット回路、７３は１２ＭＨ２の水晶発
振子（セラミック発振子でもそれ以外の発振子でもよい
）、　７４．７５は抵抗７６〜７９はプルアップ抵抗、
８０は排他的ノア回路である。

ＣＰＵ４０はポートＡＤＯ−ＡＤ７で時分割によってア
ドレス信号とデータとの切換を行なっており、ラッチ回
路４９によってアドレス信号とデーターとを分けている
。ＣＰＵ４０はアドレス信号の出力後にＡＬＥ信号を出
力し、この信号の立下がりによってラッチ回路４９でア
ドレス信号がラッチされる。ＣＰＵ４０はポートＡ１６
／Ｓ３〜Ａ１９／Ｓ６よりアドレス信号とステータス情
報とを時分割で出力し、ラッチ回路５０はＣＰＵ４０か
らのＡＬＥ信号の立下がりによってアドレス信号をラッ
チする。デコーダー４５．４６はＣＰＵ４０から出力さ
れたアドレス信号によりＲＯＭ４１〜４３、ＲＡＭ４４
、プログラマブル・インターバル・タイマー４８、プロ
グラマブル・インタラブド・ロントローラ−４７等の周
辺のＬＳＩを選択し、アドレスのマツプを第４図に示す
。３２に／＜イトのＲＯＭ４１〜４３のアドレスには０
ＯＯＯＯＨ〜１７ＦＦＦＨを割り付け、２にバイトの不
揮発性ＲＡＭ／１４のアドレスには１８０００１１〜１
８７ＦＦＨを割り付けている。３００００Ｈ〜３４００
３Ｈには５個のペリフェラル・インターフェイス５１〜
５５を配置し、３５０００　Ｈ〜３５００１ＨにはＬＩ
ＳＡＲＴ５Ｂを配置している。　３６０００１１〜３６
００１）１にはプログラマブル・インタラブド・コント
ローラー４７を配置し、３７００００〜３７００３）１
にはプログラマブル・インターバル・タイマー４８を配
置している。ＣＰＵ４０はＲＯＭ４１〜４３内のプログ
ラムおよびデータに基づいてペリフェラル・インターフ
ェイス５１〜５５を介してセンサー入力回路５７からの
信号を取り込み、かつドライバ一部５６へ信号を出力し
てドライバ一部５６の制御を行なうと共に、ＵＳＡＲＴ
５８を介して操作部との間で信号のやりとりを行なう。

第５図はこの複写装置の操作部を示す。

この操作部では表示器として６４　Ｘ　２５６ドツトの
フルドツト表示用液晶表示器８１と、絵表示（パターン
）用液晶表示器８２と、各キーの近くに配置した発光ダ
イオード８３〜９０と１２２〜１２４とを有し、またキ
ー９１〜１２１を有する。キー９９〜１０８はテンキー
でありコピ一枚数のセット等に使用される。キー１１０
は割込みキーであり複写中の割込み複写を可能とする。

キー１０９はクリアー／ストップ・キーであり、置数の
クリアーや複写の停止等に使用される。キー９４．９５
は画像濃度調整用キーであり、画像濃度を濃く、薄く調
整するのに使用される。キー９８はプリントキーであり
、複写を開始させるのに使用される。キー９３は予熱キ
ーであり、即複写可となるように予熱させるためのもの
である。キー１１１は給紙選択キーであり、第１トレイ
１７および第２トレイ１８の選択に用いられる。キー１
１６は両面１選択用キーであり、キー１１７は両面２選
択用キーである。両面１は片面原稿から両面複写をとる
モードであり、両面２は両面原稿から両面複写をとるモ
ードである。キー１１３は固定倍率選択用キーであり、
キー１１４．１１５はズーム倍率で複写する時の倍率ア
ップと倍率ダウンを行なうキーである。キー１１２は機
械が複写倍率を変倍に選んでいて等倍に戻したい時に使
用する。キー１２１はエンターキーであり、プログラム
モード等を入力する時に使用する。キー１２０はプログ
ラムキーであり、プログラムモードを選択したい時に使
用する。

キー１１８は合成キーであり、合成複写モードを選択す
る時に使用する。キー９６は裏面排紙キーであり、転写
紙を反転排紙したい時または反転排紙を解除したい時に
使用する。キー９２はスタックモード選択とスタックモ
ード解除を選択するキーであり、キー９１はソートモー
ド選択とソートモード解除を選択するキーである。キー
１１９はプログラム・セット・モードの選択とその解除
を行なう時に使用するキーである。キー９７はモード・
クリアー・キーであり、複写モードを任意のモードより
標準モードに戻すのに使用する。発光ダイオード８８は
両面１のモードの選択時に発光し１発光ダイオード８９
は両面２のモードの選択時に発光する。発光ダイオード
８７はプログラムモードの時に発光し、発光ダイオード
９０は合成複写モードの時に発光する。

発光ダイオード８３はソートモードの時に発光し。

発光ダイオード８４はスタックモードの時に発光する。

発光ダイオード８５は予熱時に発光し１発光ダイオード
８６は裏面排出時に発光する。発光ダイオード９０は割
込み複写時に点灯し、発光ダイオード１２２は割込み複
写時に点灯する。なお発光ダイオード１２３．１２４は
スタートキー９８内で複写可能時、複写不可能時に青、
赤でそれぞれ点灯する。液晶表示器８１．８２はバック
ライトに冷陰極管を用いている。

第６図は上記キー９１〜１２１および発光ダイオード８
３〜９０，１２２〜１２４の回路構成を示す。図中１２
６は８７２９からなるプログラマブル・キーボード／デ
ィスプレイ・コントローラー、１２７はデコーダー、１
２８〜１３０はトランジスター、１３１〜１３８はバッ
ファ、１３９〜１４５はインバーター、１４７〜１６７
は抵抗、２４４〜２７５はダイオードである。発光ダイ
オード８３〜９０はマトリクス回路に組まれ、コントロ
ーラー１２６はデコーダー１２７．　トランジスー１２
８〜１３０、ドライバー１３９〜１４６を介して発光ダ
イオード８３〜９ｏ、１２２〜１２４を点灯させる。ま
たキー９１〜１２１はマトリクス回路ｔこ組まれ、コン
トローラー１２６はデコーダー１２７を介してそのマト
リクス回路の各列を駆動して各行の信号をバッファ１３
１〜１３８を介して取り込むことにより各キー９１〜１
２１をセンスする。

第７図はこの複写装置の操作部制御回路を示す。

図中、１７１は８０８８からなるＣＰＩＪである。　８
ｏ８８は外部に対しては８ビツト、内部処理では１６ビ
ツトであり、さらに外部アドレス空間が１Ｍバイトであ
る。

この８０８８を使用したのはフルドツト表示用液晶表示
器８１の表示内容データとコントロール情報が６４にバ
イトをはるかに超える（通常の８ビツトのＣＰＵでは外
部アドレス空間かが６４にバイトである）ためである、
バンク方式も考えられるが、ソフトウェア上のバンク切
換管理が複雑になる。　ＣＰＵ１７１はポートＡＤＯ〜
ＡＤ７で時分割によってアドレス信号とデータとの切換
を行なっている。　１７２．１７３はＬＳ３７３からな
るラッチ回路であり、ラッチ回路１７２によってアドレ
ス信号とデータとを分けている。ＣＰＵ１７１はアドレ
ス信号の出力に後にＡＬＥ信号を出力し、この信号の立
下がりによってラッチ回路１７２がアドレス信号をラッ
チする。　ＣＰＵ１７１はポートＡ１６／Ｓ３〜Ａ１９
／Ｓ６よりアドレス信号とステータス情報とを時分割で
出力し、ラッチ回路１７３はＣＰＵ１７１からのＡＬＥ
信号の立下がりによってアドレス情報をラッチする。１
７４〜１７６はデコーダーであり、ＣＰＵ１７１から出
力されたアドレス信号によりＲＯＭ１７７〜１８６゜Ｒ
ＡＭ１８７．８５２３からなるプログラマブル・インタ
ーバル・タイマー１８８．８５２９Ａからなるプログラ
マブル・インタラブド・コントローラー１８９等の周辺
ＬＳＩを選択する。第８図にはアドレスのマツプを示す
。

３２にバイトＲＯＭ１７７〜１８６のアドレスは０ＯＯ
ＯＯＨ〜４ＦＦＦＦ）ｌまでを割り付け、ＨＤ６１８０
からなる液晶マトリクス・グラフィック表示用コントロ
ーラー１９０には６００００Ｈ〜６０００３Ｈを配置し
ている。ＨＤ６１６０２からなるセグメント表示用液晶
コントローラー／ドライバー１９１．１９２（第９図参
照）には６１０００Ｈ，６２０００Ｈを配置し、プログ
ラマブル・インターバル・タイマー１８８には６３００
０８〜６３００３１（を配置している。プログラマブル
・インタラブド・コントローラー１８９には６４０００
Ｈ〜６４００１１（を配置し、不揮発性スタティックＲ
ＡＭ１８７には６８０００）１〜６９ＦＦＦＨを配置し
、さらにプログラマブル・ペリフェラル・インターフェ
ース１９３には６Ａ０００Ｈ〜６ＡＯＯ３）１を配置し
ている。また図中、１９４はコントローラー１９０に外
付けされたＲＡＭ、１９５はクロック・ジェネレーター
、１９６は１２ＭＨ２の水晶発振子、１９７〜２００は
抵抗、２０１はリセット回路、２０２はワンウェイト回
路、２ｏ３は排他的ノア回路、２０４はナンド回路、２
０５は排他的オア回路、２０６〜２１０はプルアップ抵
抗である。ＣＰＵ１７１はリセット後ＦＦＦＦ０１１に
よりスタートする。この場合ＣＰＵ１７１がらラッチ回
路１７３を介して出方されるアドレス信号によりデコー
ダー１７４の出力Ｙ１５が低レベルになってチップセレ
クト信号ｃｓ１が選択されることにヨリＲＯＭ１７８が
選択されル、　ソＬ　テｃＰＵ１７１ハＲＯＭ１７８の
アドレスＦＦＦＯＩ（からＪＭＰ命令と飛び先アドレス
（イニシャライズ・スタート・アドレス）をセットする
ことによりリセット後に機械のイニシャライズを行なう
、　ＲＯＭ１７７、１７８ニはホストＣＰＵ４０からな
るυ５ＡＲＴ５８を介して入力される表示用メツセージ
に対する処理プログラムが入っている。またＲＯＭ１７
９〜１８３には液晶表示器８１．８２に表示させる表示
データーの処理プログラムが入っており、ＲＯＭ１８４
〜１８６には表示用データが入っている。

第１Ｏ図はフルドツト表示用液晶表示器８１のドツト・
マトリクス・モジュールの駆動回路を示す。液晶表示器
８１のパネルの回りにはセグメント側液晶ドライバー２
１１〜２１７、コモン側液晶ドライバー２１８がある。

液晶表示器８Ｉは６４　Ｘ　２５６のドツトマトリクス
であるが、上側面３２　ｘ　２５６、下側面３２×２５
６を別々なものとして分けた。こうすることによって液
晶表示器８１は６４　Ｘ　２５６のフルドツトであるが
、１／３２のデユーティによりドライブでき、コントラ
ストが１／６４デユーテイのものより良好となる。これ
は液晶ドライバー（セグメント側）が３個必要となって
コストアップになる欠点もあるが、表示のコントラスト
をより良くすることを優先させた。液晶ドライバー２１
１〜２１８はコントローラ−１９０カラフレーム信号Ｆ
ＬＭ　、表示データシリアル出力Ｄ１１表示データラッ
チ信号ＣＬＩ−ｄ、表示データ・シフト・クロックＣＬ
２、液晶駆動交流化信号ＭＢが入力され、これらの信号
のタイミングの様子を第１１図に示す。第１２図かられ
かるように１表示データＤ１としては出画面２５６＋下
画面２５６の計５１２のデータがコントローラー１９０
より出力されなければならない。表示データラッチ信号
ＣＬＩ−ｄのパルス間に５１２のデータが出力されるよ
うに表示データシリアル出力０１と表示データ・シフト
・クロックＣＬ２によりコントローラー１９０から出力
される。コントローラー１９０は１ラインのデータ（５
１２個）を出力した後にこれを表示データラッチ信号Ｃ
ＬＩ−ｄによりセグメント側液晶ドライバー２１１〜２
１７内にラッチさせる。液晶ドライバー２１１〜２１７
は市販されているものであり、第１３図に示すように、
８０ビツトのシフトレジスター２１９およびラッチ部２
２０、Ｌｅｔ）駆動部２２１からなっている。コモン側
液晶ドライバー２１８はコントローラー１９０からの表
示データラッチ信号ＣＬＩ−ｄ、フレーム信号ＦＬＭに
よって出力が制御される。第１２図かられかるように、
液晶表示器８１はタイミングｔ１ではラインＹ、１１．
　Ｙ１２．タイミングｔ２ではラインｔＺ１．　ｔ２２
．　　・・・タイミングｔｎではラインＹｎｌ、　Ｙｎ
２が選択されるようにスキャンし、ｔ１→ｔｎ２→ｔ１
→ｔｎ２の繰り返しにより人間の目には６４　Ｘ　２５
６ドツトのパネル上に文字、絵等の情報が描き出されて
見える。第１０図に示すように、液晶ドライバー２１１
〜２１ｇは抵抗によるバイアス電圧が印加される。

第９図はパターン表示用液晶表示８２の駆動回路を示す
。液晶表示器８２はゲストホストタイプの液晶を使用し
ており、透過型の液晶でも使用可能である。液晶表示器
８２は絵表示パネル内の文字、絵等を赤、黄、緑等の色
により色分けしており、下地に各エリアごとの色フィル
ターを設けているが、その下地の色（点灯させるパター
ン以外）がゲストホスト型では見えないために使用して
いる。また、液晶表示器８２はデユーティ１／２でドラ
イバー１９１゜１９２により駆動しており、このドライ
バー１９１，１９２は（株）日立製作所製の）ｌ’Ｄ６
１６０２を使用して、その一方をマスター、他方をスレ
ーブとしている。ドライバー１９１．１９２は内部に表
示用ＲＡＭがあり、そのＲＡＭ内にＣＰＵ１７１からの
表示用データをセットすることにより絵表示液晶内の文
字、絵等のセグメントをオン／オフさせることができる
。ドライバー１９１．１９２のリード、ライト等のアク
セスが遅いため、ドライバー１９１．１９２から低レベ
ルのＲＥＡＤＹ信号を出力して次のデータ入力を禁止す
ることをＣＰＵ１７１にプログラマブル・ペリフェラル
・インターフェース１９３のポートＰＢＩを通して知ら
せている。

ＣＰＵ１７１は、第１４図に示すように、ドライバー１
９１゜１９２の少なくともどちらか一方からＲＥＡＤＹ
信号が低レベルになった場合、液晶表示器８２にデータ
書込みを行なわないようにしている。

液晶表示器８１．８２はともにバックライトを使用して
いるゆこのバックライトは豆球１発光ダイオード、エレ
クトロルミネッセンス、螢光管（パネル）、螢光等、ネ
オン管等いろいろあるが、ここでは第１５図に示すよう
に螢光灯の一種である冷陰極感２２８を使用している。

冷陰極感２２＆を使用した理由は螢光物質を選ぶことに
よって光の色を自由に選べること、熱発生が少ないこと
、バックライトとしての光量を自由に選べ更に高出力の
光量が得られることにある。このバックライトの点灯／
消灯も自由に行なえるようになっていおり、また液晶表
示器８１．８２はそれぞれラバーコネクター２２９でプ
リント板２３０に接続されている。

この複写装置においては割込みを操作部と本体のＣＰＵ
４０とのデータのやりとり（ＩＲ２）、表示の点滅のタ
イマー（ＩＲＩ、ＩＲ３）に使用している。第１６図は
割込みＩＲＥ（操作部と本体とのデータのやりとり）の
フローを示している。まずプログラマブル・インタラブ
ド・コントローラー１８９のＩＲ２端子（プログラマブ
ル・ペリフェラル・インターフェイスのポートｐｃｏ）
が低レベルから高レベルになると、そのエツジにて割込
み２　（ＩＲ２）が受は付けられてプログラマブル・イ
ンタラブド・コントローラー１８９の割込み（ＩＮＴ）
出力が高レベルになり、ＣＰＵ１７１に割込み要求が起
こされる。これに対してＣＰＵ１７１はプログラマブル
・インタラブド・コントローラー１８９の割り込みもベ
クターデータをデータバス上に出力許可するためにＩＮ
ＴＡ信号を低レベルにする。プログラマブル・インタラ
ブド・コントローラー１８９はＣＰＵ　１７１から送ら
れてきた２番目の面信号を受けとると、８ビツトの割込
みベクトルを出力する。

ＣＰＵ１７１はこの割込みベクトルによりそれに対応す
るアドレスヘジャンプし、割込みルーチンを開始する。

　ＣＰＵ１７１は割込みルーチンＩＲ２に入ると、まず
フラグ、レジスターの情報の退避を行ない、次に割込み
ＩＲＩ、　ＩＲ３の許可を与えるにこでは割込みＩＲＩ
、　ＩＲ３をタイマーとして使用しているが、割込みＩ
Ｒ２によりタイマー値が影響を受けないようにしている
。本体のＣＰＵ４０よりＵＳＡＲＴ５８．２３１（第１
７図参照）、プログラマブル・ペリフェラル・インタフ
ェイス１９３を介して送信されたデータ（コマンド）は
操作部内メモリーに格納させなければならない。

第１８図はＣＰＵ４０より受信したデータを格納するメ
モリーを示しているが、メモリーエリア（ＲＡＭ１８７
）６８０００Ｈ〜６９ＦＦＦ）Ｉの中の６８５００）１
〜６８６ＦＦＨにバッファとしてエリアを設けである。

このバッファは５１２バイトのエリアであり、１コマン
ドを８ピツトとしているので、５１２コマンドの格納を
行なえる。

ＣＰＵ１７１は受信したコマンドを上記バッファにアド
レスの若い方から追いかけ格納する。バッファカウンタ
ーは２バイトに構成されていてＲＡＭ１８７内の６８７
１０８、６８７１１Ｈに配置され、その内容は上記バッ
ファの使用された最後のアドレス＋１である。

ＣＰＵ１７１はバッファカウンターが示すアドレスに本
体のＣＰＵ４０から送信されてきたデータ（プログラマ
ブル・ペリフェラル・インターフェイス１９３のボート
ＰＡより読んだデータ）を格納する。その後ＣＰＵ１７
１はプログラマブル・ペリフェラル・インターフェイス
１９３のポートＰＢＯの高レベルでデータのラッチをオ
ンとするストローブパルスが低レベルになると、データ
のラッチをオフとする。次にＣＰＵ１７１は割込み禁止
解除命令を出して退避されていたフラグ、レジスター情
報を復帰させ、リターンとする。

タイマー１８８はプログラムタイマーとして８２５３を
使用している。これはクロックジェネレーター１９５の
ＰＣＬＫ端子より送れられてきた２　ＭＢ２のクロック
（デユーティ５０幻を基準クロックとしてｎ分周したり
、指定した長さのワン・ショッ１〜・パルスを出力する
ことがプログラマブルである。このタイマー１８８で１
７２分周されたクロックはコントローラー１９０に与え
られる。タイマー１８８はプログラマブル・インタラブ
ド・コントローラー１８９のＩＲＩ端子に１　、２５ｍ
５のクロック、同じ＜ＩＲ３端子に１０ｍ５のクロック
を与えている。このＩＲＩ、　ＩＲ３端子はエツジでト
リガーされるため、１　、２５ｍ５または１０ｍ５ごト
ニＩＲＩ、　ＩＲ３の割込みがかかることになる。ＩＲ
Ｉ、　ＩＲ３ではその割込みの中にタイマーカウンター
を設け。

例えばＩＲ３の中にタイマーカウンタ゛−を設け、その
値が３０になると液晶表示のあるエリアまたはパターン
を点滅させる。このためオン／オフの切換を行なうと１
表示器ではそのエリアではパターンが３００ｍＳ（１０
ｍＳ　Ｘ　３０）ごとに点滅する。

第７図から分かるようにＣＰＵ１７１のクロックジェネ
レーター１９５として８２８４Ａが使用されている。こ
のクロックジェネレーター１９５は１２ＭＨ２の水晶発
振子（セラミック発振子でもその他のものでもよい）１
９６が外付けされている。クロックジェネレーター１９
５は内部で３分周しているため、４Ｍ１ｌＺをクロック
ＣＬＫとしてＣＰＵ１７１に与え、システムクロックは
４　ＭＢ２となる６クロツクジエネレーター１９５はク
ロックＣＬＫをさらに１７２分周してクロックＰＣＬＫ
としているため、　２ＮＨ４のクロックＰＣＬＫを出力
し、これは前述のタイマー１８８に送られる。コントロ
ーラー１９０とＣＰＵ１７１とのデータのやりとりでは
コントローラー１９０の応答が遅いため、ワンウェイト
回路２０２を設け、コントローラー１９０がチップセレ
クトされた時、パルスがワンウェイト回路２０２がらク
ロックジェネレーター１９５に与えられてクロッ’）ジ
ェネレ−ター１９５がＣＰＵ１７１　ニＲＥＡＤＹ信号
を与える。ＣＰＵ１７１はこのＲＥＡＤＹ信号により読
出信号篩、書込信号ＷＲのタイミングを遅らせる。こう
することによってＣＰＵ１７１とコントローラー１９０
とのデータのやりとりが良好に行なわれる。

第１９図はこの複写装置においてプログラムモードをセ
ットするＣＰＵ処理フローを示す。プログラムモードの
セットに関しては２通りの方法がある。

その一つはプログラム・セット・モードに入る前に機械
をある任意のコピーモードにセットしておき、その後プ
ログラム・セット・キー１１９を押下して入力したいプ
ログラムナンバーを決め、このプログラムナンバーをこ
れに対応するコピーモードとしてテンキー９９〜１０３
で入力する方法である。第１９図はこの方法に該当する
ＣＰＵ１７１の処理フローを示す。他の一つはプログラ
ム・セット・モードに入った後機械を任意のコピーモー
ドにセットし、その後例えばエンターキーなどの特殊キ
ーによりプログラムナンバーをこれに対応するコピーモ
ードとして入力する方法である。

この複写装置は上述の如くプログラムナンバーをこれに
対応するコピーモードとしてテンキー９９〜１０３で入
力し、さらにその後にそのコピーモードを標準モードと
するならば、その入力をエンターキー１２１によって行
なう。いま入力したコピーモードを標準モードとして入
力したい場合には、エンターキー１２を押下すると、Ｃ
ＰＵ１７１はあらかじめ設けられている標準モードレジ
スターにいまテンキーで入力したプログラムナンバーを
入力する。

いま入力したコピーモードを標準モードとしない場合は
、プログラム・セット・キー１１９の押下でＣＰＵ１７
１がプログラム・セット・モードを解除する。標準モー
ドレジスターには今回の標準モード入力以前に入力した
プログラムナンバーが入力されていたことなるが、今回
の標準モード入力以前に標準モードを入力していない場
合は、標準モードレジスターには初期に入力されたｒｔ
　ＯＯ＋＋または”ＦＦＩ（’″が入っていたことにな
る。

第２０図はこの複写装置におけるプログラムモードのＣ
ＰＵ処理フローを示す。プログラムキー１２０が押下さ
れると、　ＣＰＵ１７１がプログラムモードに設定して
プログラムキー１２０の横の発光ダイオード８７を点灯
させ、液晶表示器８１にプログラムナンバーの選択を表
示させる。そしてテンキー９９〜１０３によりプログラ
ムナンバーが入力されると、液晶表示器８１にそのプロ
グラムナンバーのプログラム（複写モード）が選択され
たことを表示させ、さらにそのプログラムキーのジョブ
内容を表示させる。その後エンターキー１２１が押下さ
れると、ＣＰＵ１７１が複写モードをいま入力されたプ
ログラムナンバーのプログラムに登録されている複写モ
ードに設定する。エンターキー１２１の押下以前にプロ
グラムキー１２０が押下されると、ＣＰＵ１７１はプロ
グラムへ−ドを解除し、液晶表示器８１をオフさせる。

またテンキー９９〜１０３によるプログラムナンバーの
入力前にプログラムキー１２０が押下されると、ＣＰＵ
１７１はプログラムモードを解除し、液晶表示器８１に
ＲＥＡＤＹ表示を行なわせる。

第２１図はこの複写装置におけるモード・クリアー・キ
ー押下についてのＣＰＵ処理フローを示す。モード・ク
リアー・キー９７が押下された時には本体のＣＰＵ４０
が標準モードレジスターをロードし、標準モードレジス
ターにプログラムナンバーが入力されているどうかを判
別する。そして例えば０１という値が標準モードレジス
ターに入っていると、これはプログラム・ジョブ・ナン
バー１が標準モードとしてセットされているわけである
。このようにプログラムナンバーが標準モードレジスタ
ーに入っていると、ＣＰＵ４０はそのプログラムナンバ
ーの複写モードに機械をセットする。標準モードレジス
ターに何も入力されていないと、ＣＰＵ４０はいわゆる
通常モードに機械をセットする。

第２２図ないし第２６図は第１９図ないし第２１図のフ
ローにおける表示内容■〜■をそれぞれ示す。

第１７図は第３図と第７図の回路間に介在される回路で
ある。図中、２３２，２３３はインバーター、２３４は
第３図のフォトトランジスター６３と光結合される発光
ダイオード、２３５は第３図の発光ダイオード６２と光
結合されるフォトｌ−ランシスター、２３６はコンパレ
ーター、２３７〜２４３は抵抗である。ＣＰＵ４０．１
７１はＵＳＡＲＴ５８．２３１を介してデータのやりと
りを行なう。

（効　　果）以上のように本発明によれば、モード・クリアー・キー
の操作後に入力手段により記憶手段にストアされている
複写モードを襟章モードとして選択するようにしたので
、標準モードを変更でき、時間のかかる操作を複写のた
びに行なう必要がなくなってスピーディに複写をとるこ
とができる。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は本発
明の一実施例の概略を示す断面図、第３図は同実施例の
主制御部を示すブロック図、第４図は同主制御部のメモ
リーマツプを示す図、第５図は同実施例の操作部を示す
平面図、第６図は同操作部の一部の回路構成を示す回路
図、第７図は同実施例の操作部制御回路を示すブロック
図、第８図は同操作部制御回路のメモリーマツプを示す
図、第９図および第１０図は同実施例の液晶表示器駆動
回路を示すブロック図、第１１図は第１０図の液晶ドラ
イバー人力信号のタイミングチャート、第１２図は同実
施例の表示画面のスキャンを説明するための図、第１３
図は液晶ドライバーの構成を示すブロック図、第１４図
は同実施例のＣＰＵ処理フローを示すフローチャート、
第１５図は同実施例の液晶表示部を示す断面図、第１６
図は同実施例のＣＰＵ処理フローを示すフローチャート
、第１７図は同実施例の一部を示すブロック図、第１８
図は同実施例を説明するための図、第１９図ないし第２
１図は同実施例のＣＰＵ処理フローを示すフローチャー
ト、第２２図ないし第２６図は同実施例の各表示例を示
す図である。１・・・入力手段、２・・・記憶手段、３・・・モード
・クリアー・キー、４・・・標準モード選択手段。第　（２図第４ｊ図第４４図第ム図粥２５図乍２６図手続補正書昭和６２年４　月ｆｉｚ、ｓ

Claims

【特許請求の範囲】

複写モード設定用の入力手段と、この入力手段で入力さ
れた複写モードを記憶し電源のオン／オフで記憶情報が
なくならない記憶手段と、複写モードを標準モードに戻
すモード・クリアー・キーとを有する複写装置において
、上記モード・クリアー・キーの操作後に上記入力手段
により上記記憶手段にストアされている複写モードを標
準モードとして選択する標準モード選択手段を備えたこ
とを特徴とする複写装置。