JPS6318431A - Ｃｒｔ監視制御計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はカソードレイチューブ（以下略してＣＲＴ）監
視制御計算機システムに関する。

〔従来の技術〕

第２図に従来のＣＲＴ監視制御計算機システムの構成例
を示す、計算機システム１とＣＲＴターミナル２と各々
を接続する低速シリアルインターフェイス３から成る。

計算機システム１は種々の方法で制御対象のデータを入
力し、そのデータをＣＲＴターミナル２へ低速シリアル
インターフェイス３経由で表示する訳である。

尚、この種のＣＲＴターミナルとしては、雑誌「計装Ｊ
　１９ｇ５年８月号（Ｖｏ１２８．Ｎａｐ、３３１）中
の論文［中規模プラントにおける監視制御システムとそ
の動向Ｊ　　（ｐ５５−６１）の図４「具体的構成例」
に記述されている。上記にては低速シリアルインターフ
ェイスとしてＲ５−２３２Ｇインターフエイスを用いて
いる。

〔発明が解決しようとする問題点〕

上記従来例によれば、低速シリアルインターフェイスが
手軽であるという利点があるが、その転送スピードが低
速（最大１９　、２　ｋｂｐｓ）である為、多量のＣＲ
Ｔ画面データ（１画面当り平均１０にバイト）を転送す
るのには向かないという問題があった。

又インターフェイスを高速化するのには、パラレル方式
を採用するのが一つの有効な案であることは良く知られ
ている。しかし、データ線（パラレル、１Ｂ）が計算機
システム→ＣＲＴと、ＣＲＴ→計算機システムの両方が
必要になり各々がパラレルラインであるため信号線が増
えるという問題があった。

この発明は計算機システムとＣＲＴターミナル間に、信
号線の増加を最少限にして、高速インターフェイスを提
供することを目的とする。

〔問題点を解決するための手段〕

上記問題点は計算機システムとＣＲＴターミナルのイン
ターフェイスにパラレルインターフェイスを採用するこ
とにより達成される。

〔作用〕

計算機システムとＣＲＴターミナルをパラレルインター
フェイスで接続することによりデータ転送の高速化が行
える。

又、パラレルインターフェイスにおいて、データ線を双
方向性としてケーブル本数が削減でき、またデータ転送
要求線をＣＲＴターミナルから計算機システムのものと
、計算機システムからＣＲＴターミナルへのものの２本
もつ事により、計算機システムからＣＲＴターミナルへ
送るデータとＣＲＴターミナルから計算機システムへ送
るデータの衝突を防止できる。

〔実施例〕

以下１本発明の実施例を第１図、第３図、第４図、第５
図にて説明する。第１図はシステム構成を示し、第３図
、第４図、第５図にてはデータ転送方式を示す。

第１図にて、計算機システム１は、ＣＰＵ　（中央処理
装置の略）３、と記憶装置（以下略してＭ）４、バスコ
ントローラ装置５（以下略してＢｅ）、ＣＲＴインター
フェイス装置７（以下略してＣＲＴ−ＣＥ）及び、これ
らを接続するためのバス６より成り立っている。更にＣ
ＲＴ−ＣＥ７は略してＩ／Ｆ）　、双方向性データバス
ドライバー１１、制御線ドライバー１２及びそれらを接
続するバス２１より成り立っている。

ＣＲＴターミナル２は、マイクロプロセッサ１６（以下
略してＭＰＵ）、記憶装置１７（以下略してＭ）　、Ｃ
ＲＴコントローラ１８（以下略してＣＲＴＣＴＬ）　、
双方向性バスドライバー１３、制御線ドライバー１４、
及びこれらを接続する為のバス１５．そして、ＣＲＴピ
ュア１９より成り立っている。

又、計算機システム１とＣＲＴターミナル２はパラレル
インターフェイス線２０で接続されている０次に、双方
向性であるデータ線２０−１〜２０−８と制御線２０−
９〜２０−１４について、各々線にのる信号名とその意
味を下表に示す。

以下、第１図、第３図、第４図、第５図を用いてパラレ
ルインターフェイスによるデータ転送方法を示す、デー
タ転送は全て、計算システム１のＭＰＵ９とＣＲＴター
ミナルのＭ　Ｐ　Ｕ　１６によって行われる。

まず、計算機システムｌからＣＲＴターミナル２ヘデー
タ転送する場合について説明する。即ちＣＰＴＪ３は、
記憶装置４内のソフトウェアプログラムの内容に基づき
、転送データに関する情報を（例えば転送語数、転送デ
ータ等）ＢＯ２にセットする。その後、（１：ＰＵ３は
ＣＲＴ−ＣＦ２に対し起動命令を発行する。するとＣＲ
Ｔ−ＣＥ７内ＭＰＵＩ　ＯはＢＯ２にセットさ九た情報
に基づき第３図のフローチャートに示すパラレル転送を
行う。次に第３図を用いてパラレル転送の手順は以下説
明する。即ち、ブロック１０１にてＭＰＵ１０はＣＲＴ
ターミナル２に対して、ＲＥＱＩ信号を送出する。する
とブロック１０２にてＣＲＴターミナル２内ＭＰＵ１６
はＲＥＡＤ信号を送信し受信状態に入る。それによりブ
ロック１０３にてＭＰＵｌ０はＤＡＴＡ　１−ＤＡＴＡ
　Ｂ信号をセットし５ＥＮＤ信号を送出する。これに対
しブロック１０４にてＭＰＵ１６はＤＡＴＡ　１〜ＤＡ
ＴＡ　Ｂ信号をリードし、ＡＮＳ信号を返す、これを転
送バイト数分繰り返す。そして最終バイト転送時にはブ
ロック１０６にてＴＥＲＭ信号をＭＰＵＩ　Ｏが送出し
て、データ転送を同様に行い、ブロック１０７，１０８
にてパラレル転送を終了する。又第４図は上述の動作を
タイムチャートにしたものである。

ＣＲＴターミナル２から計算機システム１に対）してデ
ータ転送する場合は、ＭＰＵ１６がＲＥＱル ２信号を送出した後、前述のシーケンスを同様に行う訳
である。転送終了後、計算機システム１のＭＰＵｌ０は
、受信データをＢＯ２にセットし。

ＣＰＵ３に受信報告割込をバス６経由で行う６次にパラ
レルインターフェイスにおける転送データの衝突防止に
ついて述べる。

計算機システム１からＣＲＴターミナル２へのデータ転
送と、ＣＲＴシステム２から計算機システム１へのデー
タ転送を双方向行える様にする必要がある。この場合問
題となるのは同時処理の事象が発生した場合である。こ
の場合計算機システム１からの起動要求ＲＥＱＩとＣＲ
Ｔターミナル２からの起動要求ＲＥＱ２の両方が同時に
送出される。この場合は第５図に示すフローにより処理
する。即ち、ブロック１０９，１１０処理後計算機シス
テム１のＭＰＵｌ０は、自分で送出したＲＥＱＩ信号と
相手ＭＰＵ１６が送出したＲＥＱ２信号の両方がアクテ
ィブになっている事を認識して、ブロック１１１にてＲ
ＥＱＩの信号の送出を止め、ブロック１１２にて相手Ｍ
ＰＵからのＲＥＱ２信号に対してＲＥＡＤＹ信号を送出
し、ＭＰＵ１０はＲＥＱＩ信号を送出してブロック１１
６〜１１８にて送信処理を行う０以上を行った後ブロッ
ク１１９，１２０にて終了する６以上により転送データ
の衝突防止が行える。

又本方式によるパラレルインターフェイスは上記で示し
た事ごとく、ＭＰＵｌ０が双方向性ドライバー１１にデ
ータセットし、５ＥＮＤ信号をセットした後、ＭＰＵｌ
６が双方向性ドライバー１３よリデータリードし−ＡＮ
Ｓ信号を送出して１バイト転送できる訳であるが、これ
らはＭＰＵで行うと、たかだか数ステップで行え、５０
にバイト／秒程度の高速バイト転送が容易に行える。

〔発明の効果〕

本発明によれば、高速に表示データを計算機システムと
ＣＲＴターミナル間で転送できるパラレル転送をデータ
の衝突がなく、しかも少いケーブル本数で実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例のハード構成図、第２図は従
来例を示す図、第３図は本発明にお、けるフロー図、第
４図は本発明におけるタイムチャート、第５図は本発明
におけるフロー図である。

Claims (1)

1. 【特許請求の範囲】 １、中央処理装置、記憶装置、カソードレイチユーブ（
   以下略してＣＲＴ）インターフェイス装置から構成され
   る計算機システム及びＣＲＴターミナルとから成るＣＲ
   Ｔ監視制御計算機システムにおいて、計算機システムと
   ＣＲＴターミナル間をパラレルインターフェイスで接続
   しデータ転送の高速化を行う事を特徴とするＣＲＴ監視
   制御計算機システム。 ２、特許請求の範囲第１項において、データ線を双方向
   性とする事によりケーブル本数を削減する事を特徴とす
   るＣＲＴ監視制御計算機システム。 ３、特許請求の範囲第２項において、ＣＲＴターミナル
   から計算機システムへ送るデータと計算機システムから
   ＣＲＴターミナルへ送るデータの衝突を、データ転送要
   求線をＣＲＴターミナルから計算機システムへのものを
   、計算機システムからＣＲＴターミナルへのものとで２
   本有する事により防止している事を特徴としているＣＲ
   Ｔ監視制御計算機システム。