JPS63182850A

JPS63182850A - 光半導体装置の製造方法

Info

Publication number: JPS63182850A
Application number: JP62013329A
Authority: JP
Inventors: Hironari Matsuda; 松田　弘成; Hirobumi Ouchi; 博文大内; Hitoshi Satou; 佐藤　矗
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1987-01-24
Filing date: 1987-01-24
Publication date: 1988-07-28
Anticipated expiration: 2009-06-29
Also published as: JPH0650770B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、受光素子と電気回路とを集積化した光半導体
装置に関する。

［従来の技術］この種の光半導体装置の公知例として、「昭和５８年春
季応用物理学会Ｊ（７Ｐ−１−１０）が挙げられる。

上記例は、ＧａＡｓ半絶縁性基板上にｎ　＋−ＧａＡｓ
導電層、ｎ″″　−ＧａＡｓ光吸収層を成長し、更にそ
の上にＧａ１Ａ１１−えＡｓ窓層等を成長してｐｉｎ型
ホトダイオード部を作製している。

［発明が解決しようとする問題点］しかし、成長後の導電層露出、　　ｐｉｎ型ホトダイオ
ード部、ＦＥＴ部間の絶縁において化学エツチングの制
御の点については配慮されていなかった。

本発明の目的は、ｐｉｎ型ホトダイオードと電界効果ト
ランジスタとが集積化された受光器を作製する上で、微
細加工する為に段差の深さを制御することができる構造
を提供することにある。

［問題点を解決するための手段］一般に、ＧａＡｌＡｓ系混晶に対する化学エツチング速
度は、ある範囲の混晶比Ｇａ１−エＡ１工Ａｓ（０≦Ｘ
≦１）に対して、エツチング液の組成とエツチング温度
を選ぶならば、異なるエツチング速度を示し。

特に、ＨＦ、ＮＨ，○Ｈ混合液では、ＧａＡｓに対する
エツチング速度に比べＧａ、、ｖＡｌ。、、Ａｓ結晶の
エツチング速度を遅くすることができる。

このように、エツチング速度が異なると、半導体デバイ
スの製造工程において、均一処理ができず欠点となるこ
とが多い。

一方、縦型ＧａＡｓ　ｐｉｎ型ホトダイオードを受光素
子として組み込んだ光電子集積回路（ＯＥＩＣ）を農作
するには、２〜３μｍと比較的厚い光吸収層となる高純
度ＧａＡｓ層（ｉ−ＧａＡｓ）を設けた後、ｎ型部分に
対するオーミック電極を設けるため、ｉ　−ＧａＡｓ層
の一部又は受光領域以外の全ての部分を選択的に除去し
、ｉ　−ＧａＡｓ層の下部に設けた比較的薄いｎ　ｔ−
ＧａＡｓ導電層を正確に露出させる必要がある。

本発明は、予じめＧａＡｓと異なる混晶比を持つ同一導
電型のＧａ１−エＡ　ＬＸ　Ａ　ｓ層を所望層の下部（
基板側）に設けておき、化学エツチング速度の差を利用
して、挿入した層をエツチングの停止層（ストッパー）
として働かせることにより、高精度でかつ必要最小限度
の凹凸ですませられる構造を提供するものである。

なお、　ＧａＡｓ、　ＧａＡｌＡｓ系に対する化学エツ
チングはエツチング液によるものの他、反応性化学エツ
チング等においてもガス組成、真空度、イオンエツチン
グモードの寄与率の抑制によって選択エツチングが可能
であるのみならず、同様の考え方で、ＩｎＰ、ＩｎＧａ
ＡｓＰ、ＩｎＡｓＰ系でも異なる組成のエツチング停止
層を挿入することによって、０ＥＩＣ化に適した構造が
提供できる。

［作用］本発明によれば、必要最小限の基板凹凸に抑えフォトレ
ジストを薄く塗布できる為、ＦＥＴ部の微細加工を高精
度に行なうことができる。

［実施例］以下に本発明の実施例を図面を用いて説明する。

図において半絶縁性ＧａＡｓ基板１はホトダイオードを
搭載する部分を順メサ方向にエツチングされており、か
つ、ホトダイオードで受信する光信号を増幅する電界効
果トランジスタ（ＦＥＴ）が形成される。ホトダイオー
ドは、エツチングされた溝上にｎ＋　−Ｇａ、、７Ａｌ
。、、Ａｓ２（−０，３μｍ）、ｎ”　　−ＧａＡｓ３
Ｆ１．５　ｐ　ｍ）＋　ｉ　　Ｇａｏ、、ＡＩｏ、３Ａ
ｓ４　（−０−３μｍ）Ｈｘ　　　ＧａＡｓ５　（”’
　２１１ｍ）　　）　　ｔ　−Ｇａｏ、、　Ａ１６．Ｂ
　ＡＪ？　６　（〜１５μｒｎ）　　、’−ＧａＡｓ　
７　（〜α３μｍ）の順に液相上ビタキシャル成長され
る。ｎ＋−ＧａＡｓ層３の上にホトダイオードのルミ極
８を形成する。Ｐ領域１５はトＧα。、ｙ　Ａ１６．＠
　Ａｓ窓層６に不純物拡散させて形成し、同時に前置増
幅器のＦＥＴのゲートｓ９への電気的接続部となってい
る。ＦＥＴは半絶縁性ＧａＡｌ基＠１に直接イオン打込
みした後、ソース１０．ドレイン１１のオーミック電極
、ゲート９のショット中−電極魚屑により形成される。

１２は配線である。本実施例によれば、短波長域の集積
化受光素子が高精度に作うれる。

次に本発明の半導体装置のエツチング技術にっ　　′い
て述べる。

図面の中で選択エツチングに関連する部分だけを下表に
再び示す。

□ （以下余白）ｐｉｎ　ｐ　（）炸裂には、２，５，４，５，６，７の
６層を１回の結晶成長で形成できないので、２，３７）
２層と、４，５，６．７の４層を２回に分けて成長させ
る。これは、１−ＧａＡ＃元吸収層５のキャリγ磯度を
できるだけ低（する必要があるためで、２回に分けずに
１回で成長させると、ｒＬ”４電膚２゜３を形成するた
めに混入する不純物が１−ＧａＡｚ層５Ｃ層性Ｃ不必要
される危険があるからである。

また、０ＥＩＣ構造には素子間Ｐ、嫌のために基反１に
は半絶縁性ＧａＡｚを用いる必要があり、この青果Ｂ＋
導電層２，３０１部をＮ電極（８）取り出しのため露出
させる必要がある。それ故化学エツチングは２，３層を
除去するため、４，５，６．７層を除去するために２回
に分けて、それぞれ異なったマスクを用いて行なわれる
。

ｐｉｎ　ｐ　Ｄにはｎ”−Ｇａｌ−２ＡｌｘＡＩ層２と
！　−にαｔ−ｙＡｌ　ｙＡＩ層４は不可欠な層ではな
く通常は存在しない。

わざわざこの２つの層を存在させるのは、明細書に述べ
たように現状の０ＥＩＣには段差は不可避で、４根内で
段差を可能な限り抑える工夫が必要だからである。（段
差が大きくなるとＦＥＴ作製のためのホトリソグラフィ
ーが困難となり、種度よくゲ、−トが作製されなくなる
からである。０ＥＩＣの目標である高速応答ににＦＥＴ
のゲート長を１μｍ程度に作製する必要かある。）この
２つの層がある場合とない場合とでｐｉｎ　ｐ　Ｄの性
能は殆んど差はなく、化学エツチングの制御性は異なる
。

この２つの層がある場合、化学エツチングは二車の意味
で制御性が高まる。１つは、明細書で触れた選択エツチ
ングでこの２つの層を化学エツチングのストッパーとす
ることができる点である。も５１つは、この２つの層で
止まった後、この２つの層自身を他のエツチング液で除
去する時にエツチング終了のモニタが容易にできること
である。

ある。ここでは、選択エツチング液を使用できる点をＩ
要と考え、以下に化学エツチングの詳＃ｌ’Ｙ示す〇先ず選択エツチング液について述べる。Ｇａ１−ｘ、４
１，４ｚ系のエツチング液のうち、■硫酸：過酸化水素
：水＝４：１：１，２０℃。

攪拌状態 ■リン酸二過酸化水素：エチレングリコール＝１　：　
１　：　５　、２０℃、攪拌状態はプロセス上よ（用い
られるが、組成Ｘに対して殆んど選択性はない。これに
対し、 ■リン酸、〜１２０℃、無攪拌 ■塩酸、〜１００℃、無攪拌はｘ　＝　ＯのＧａＡｚ　ｆ殆んどエツチングしないで
、（：、ａ、４１，４ｓ　（ｘ〆０）を１分間に１μｍ
前ｆｋ（、ｒの値により異なる）エツチングする。また
、逆に■アンモニア水：過酸化水素＝１：　１００　ｊ
　２０℃。

攪拌状態はｘ　＝　ＱのＧａＡｚを１分間にＩＩＬ３−程度エツ
チングし、Ｇａ、４１４ｚ　（ｘ〆０）を殆んど（Ｘの
恒により異なる）エツチングしない。この■に関しては
温度が異なるが、次の文献に記載されている。ジエイ・
アップ／ｌ／　＠　７４ズ（Ｊｊ、Ｌａｐｏｒｅ　：　
Ｊ、Ａｐｐｌ、ｐｈｙ、？。

す、６４４１〜６４４２頁（℃０）の第２図）次に実際
にプロセスに用いた場合の制御性について述べる。ここ
では■■は少し温度が高（（ホトレジスト等の変性が心
配となるので）用いずに。

■あるいは■と■を用いた。３＋−Ｇａｌ−２Ａ１３：
ＡＪ層２゜ｉ　−Ｇａ、、　Ａｌ　ｙＡｚ　　層４（ｒ
とｙは１１’Ｑ−”Ｃ”　Ｅｙ　６　必４　ハない。但
し、２は選択エツチングとは以下に述べるように関係な
く、一応１３〜０．４程腿とする）が存在する場合を■
、存在しない場合Ｙ：■とする。

ｉｌｌル＋導寛層をエツチングする場合■＝先ず■を用
いｎ”−ＧａＡｚ層３のみエツチングする。この時エツ
チングのばらつきはせいぜい±０．１μｍである。

次に■あるいは■を用いｎ”−ＧａＡＩＡｚ　／ｊｌ　
２をエツチングする。ばらつきはせいぜい±０．１μｍ
である。これから合計±０．２μ瓜以内となる。

■：この場合ＧａＡＩＡｚ　　層２はないので、ル＋−
ＧａＡｚ層３は〜ｔ８声とする。

■あるいは■を用いるとばらつきは±０．５ＰＬ８度と
考えられる。

１１１ｉ層（４）５ｔ６ｔＺ層あるいは５，６．７層）
をエツチングする場合 ■：先ず■あるいは■を用い、１−ＧａＡｚ層５内にエ
ツチングをストップする。このばらつきはないと考えら
れる。（Ｌ−Ｇａ１−２．４１ｚＡｚ　ｆｉｊ　６と１
−Ｑａ、４ｓ層５とは屈折率の違いにより判断できる。

）次に■を用いて１−ＧａＡｚ層５をエツチングする。

この時のばらつきは（１１の場合と同様に±０．１μｍ
となリ、次に（１）と同様に■あるいは■を用いてエツ
チングする。結局ばらつきは合計±０．２μｍ以内とな
る。

■：この場合■あるいは■を用いてエツチングする。（
ｉ−Ｇａ１−　ｚＡＩ　ＺＡＩ層６までは■と同様に■
を用いても構わない。）　１−Ｇａ、−。

ＡＩＺＡＩ層６と番−ＧａＡｚ層５の境界は屈折率の違
いで判断されるので１−ＧａＡＩ層５のみをエツチング
するばらつきのみを考えればよい。（実際には成長層の
厚さのばらつきがあるのでもっとばらつく可能性はある
。）このばらつきは±α６μ程度と考えられる。

以上のようにｎ”−Ｇ（Ｌ　１−−１ＺＡｊ層２　　、
１−Ｇａ、−ｙＡｌｙ、４７層４が存在するために基板
内の凹凸は改醤することがわかる。

〔発明の効果〕

本発明によれば、ＧａＡｚとＧｃＬ６　、ｙ　Ａ１６　
、ｓ　Ａｌ　　とが交互に存在するため、ＦＥＴ部に不
必要なｎ”−ＧａＡｊ５　、　ｎ”−Ｇａ６．、　Ａｌ
、、、　Ａｓ２の層を完全に取り去ることができるし、
次のｉ　−Ｇａ、、、ＡＩ、、、Ａｓ４　、　ｉ　−Ｇ
ａＡｓ５　。

ｉ　−Ｇａ、、、Ａｌ。、、Ａｓ６　、１−ＧａＡｓ７
の４層のエツチング制御も容易となる。即ち、ＧａＡｓ
とＧａ、、、　Ａ１０，３Ａｓとでエツチング速度を１
０対１．１００対１程度に相違のあるＨＦ、ＮＨ２ＯＨ
混合液を用いることにより、ＧａＡｓとＧａ０．、Ａｌ
、、、Ａｓの界面で一度ストップし１次に液の組成を変
えて、Ｇａ０，７Ａｌ、、、ＡｓとＧａＡｓの界面でス
トップさせることができる。尚、Ｇａ、Ａｌ□イＡｓの
層の組成Ｘは、ホトダイオードに影響を及ぼさないので
、エツチング速度を自由に変化させて制御させることも
可能である。

【図面の簡単な説明】

図面は本発明装置の断面図である。

Claims

【特許請求の範囲】

１　ＧａＡｓ半絶縁性基板と、この基板上に液相エピタ
キシャル成長法で作製する導電層、活性層、窓層、キャ
ップ層を含む多層単結晶と不純物拡散を行って形成する
Ｐ型不純物領域とで作製されるｐｉｎ型ホトダイオード
と、前記ＧａＡｓ半絶縁性基板に形成される電界効果ト
ランジスタの前置増幅器とが集積化された受光器におい
て、上記ｐｉｎ型ホトダイオードをＧａ＿ｘＡｌ＿１＿
−＿ｘＡｓとＧａＡｓを上記ＧａＡｓ半絶縁性基板上に
交互に成長させて作製したことを特徴とする光半導体装
置の受光装置。