JPS63180210A - 単発パルス発生回路 - Google Patents
単発パルス発生回路Info
- Publication number
- JPS63180210A JPS63180210A JP62012699A JP1269987A JPS63180210A JP S63180210 A JPS63180210 A JP S63180210A JP 62012699 A JP62012699 A JP 62012699A JP 1269987 A JP1269987 A JP 1269987A JP S63180210 A JPS63180210 A JP S63180210A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- pulse
- clock signal
- response
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は単発パルス発生回路に関する。
［従来の技術］
従来単発パルス発生回路としては、第３図に示すように
単安定マルチバイブレータ１を使用したものが知られて
いる。これは可変抵抗２と抵抗３との合成抵抗値Ｒとコ
ンデンサ４の容量Ｃによって出力パルス幅Ｔ（−０，４
５ＣＲ）が決まるもので、起動パルスの入力に応動して
単発の出力パルスが発生するようになっている。
単安定マルチバイブレータ１を使用したものが知られて
いる。これは可変抵抗２と抵抗３との合成抵抗値Ｒとコ
ンデンサ４の容量Ｃによって出力パルス幅Ｔ（−０，４
５ＣＲ）が決まるもので、起動パルスの入力に応動して
単発の出力パルスが発生するようになっている。
［発明が解決しようとする問題点］
しかしこのように単安定マルチバイブレータを使用する
ものでは抵抗３の抵抗値とコンデンサ４の容量にバラツ
キがあるので可変抵抗２によってパルス幅を調整しなけ
ればならない面倒があり、また抵抗による調整のため高
い精度が得られない問題があった。
ものでは抵抗３の抵抗値とコンデンサ４の容量にバラツ
キがあるので可変抵抗２によってパルス幅を調整しなけ
ればならない面倒があり、また抵抗による調整のため高
い精度が得られない問題があった。
この発明はこのような点に鑑みて為されたもので、常に
精度の高いパルス幅をもつ単発パルスを発生できる単発
パルス発生回路を提供しようとするものである。
精度の高いパルス幅をもつ単発パルスを発生できる単発
パルス発生回路を提供しようとするものである。
［問題点を解決するための手段］
この発明は、起動パルスに応動してクロック信号をカウ
ントするカウンタと、起動パルスに応動してセット動作
しカワンタがクロック信号を所定数カウントしたときの
出力信号でリセット動作し、セット動作からリセット動
作の間パルスを出力するフリップフロップとで構成され
るものである。
ントするカウンタと、起動パルスに応動してセット動作
しカワンタがクロック信号を所定数カウントしたときの
出力信号でリセット動作し、セット動作からリセット動
作の間パルスを出力するフリップフロップとで構成され
るものである。
［作用］
このような構成の本発明においては、起動パルスの入力
に応動してカウンタがクロック信号をカウントするとと
もに７リツプフロツブがセット動作してパルスの発生を
開始し、カウンタのカウント値が所定数になるとフリッ
プ７０ツブがリセット動作してパルスの発生を停止する
。
に応動してカウンタがクロック信号をカウントするとと
もに７リツプフロツブがセット動作してパルスの発生を
開始し、カウンタのカウント値が所定数になるとフリッ
プ７０ツブがリセット動作してパルスの発生を停止する
。
［実施例〕
以下、この発明の実施例を図面を参照して説明する。
第１図において１１．１２はアップ・ダウンカウンタ、
１３はフリップ７Ｏツブである。前記カウンタ１１．１
２は起動パルスの立ち下がりに応動してデータをロード
し、起動パルスの立ち上がりに応動して例えば水晶振動
子から発生するクロック信号をカウント開始するように
なっている。
１３はフリップ７Ｏツブである。前記カウンタ１１．１
２は起動パルスの立ち下がりに応動してデータをロード
し、起動パルスの立ち上がりに応動して例えば水晶振動
子から発生するクロック信号をカウント開始するように
なっている。
すなわち、クロック信号が入力されるとカウンタ１１が
ダウンカウント動作し、カウント値が「０」になるとカ
ウンタ１２が１つダウンカウント動作し、カウンタ１２
のカウント値が「０」になるとリップルクロックを出力
するようになっている。
ダウンカウント動作し、カウント値が「０」になるとカ
ウンタ１２が１つダウンカウント動作し、カウンタ１２
のカウント値が「０」になるとリップルクロックを出力
するようになっている。
また起動パルスの立ち上がりでフリップフロップ１３が
セット動作して出力端子ｄがら出力パルスの発生を開始
し、前記カウンタ１２がらリップルクロックが入力され
るとリセット動作して出力パルスの発生を停止するよう
になっている。
セット動作して出力端子ｄがら出力パルスの発生を開始
し、前記カウンタ１２がらリップルクロックが入力され
るとリセット動作して出力パルスの発生を停止するよう
になっている。
このような構成の本実施例においては、カウンタ１１に
第２図の（ａ）に示すり０ツク信号が供給されている状
態で第２図の（ｂ）に示すような起動パルスが入力され
ると、その起動パルスの立ち下がりでカウンタ１１．１
２はデータをロードする。そして起動パルスが立ち上が
るとカウンタ１１はクロック信号を入力してダウンカウ
ント動作を開始する。
第２図の（ａ）に示すり０ツク信号が供給されている状
態で第２図の（ｂ）に示すような起動パルスが入力され
ると、その起動パルスの立ち下がりでカウンタ１１．１
２はデータをロードする。そして起動パルスが立ち上が
るとカウンタ１１はクロック信号を入力してダウンカウ
ント動作を開始する。
一方、起動パルスが立ち上がるとフリップフロップ１３
がセット動作し、その出力端子ごがら第２図の（ｄ）に
示すようにローレベルな出力パルスの発生を開始する。
がセット動作し、その出力端子ごがら第２図の（ｄ）に
示すようにローレベルな出力パルスの発生を開始する。
カウンタ１１はクロック信号をロードしたデータ分カウ
ントすると「０」となり出力端子豆がら信号を出力する
。この信号はカウンタ１２にクロック信号として入力さ
れカウンタ１２がダウンカウント動作する。こうしてカ
ウンタ１１によるロードしたデータ分のクロック信号の
カウントがカウンタ１２にロードしたデータ分繰り返さ
れるとカウンタ１２の出力端子頁から第２図の（Ｃ）に
示すようにローレベルなりップルクロックが出力されフ
リップフロップ１３の入力端子頁に入力される。しかし
てフリップ７０ツブ１３はリセット動作し、第２図の（
ｄ）に示すように出力端子ζからの出力パルスの発生を
停止する。
ントすると「０」となり出力端子豆がら信号を出力する
。この信号はカウンタ１２にクロック信号として入力さ
れカウンタ１２がダウンカウント動作する。こうしてカ
ウンタ１１によるロードしたデータ分のクロック信号の
カウントがカウンタ１２にロードしたデータ分繰り返さ
れるとカウンタ１２の出力端子頁から第２図の（Ｃ）に
示すようにローレベルなりップルクロックが出力されフ
リップフロップ１３の入力端子頁に入力される。しかし
てフリップ７０ツブ１３はリセット動作し、第２図の（
ｄ）に示すように出力端子ζからの出力パルスの発生を
停止する。
こうしてフリップ７０ツブ１３の出力端子ζから単発の
出力パルスが発生することになる。そしてこの出力パル
スのパルス幅はクロック信号のカウンタ１１．１２によ
るカウント数によって設定されるのでその精度はクロッ
ク信号の周波数で決まり極めて高い。しかもカウンタ１
１．１２に対して常に同一のデータをロードさせれば同
一パルス幅の出力パルスを繰返し発生させることができ
る。
出力パルスが発生することになる。そしてこの出力パル
スのパルス幅はクロック信号のカウンタ１１．１２によ
るカウント数によって設定されるのでその精度はクロッ
ク信号の周波数で決まり極めて高い。しかもカウンタ１
１．１２に対して常に同一のデータをロードさせれば同
一パルス幅の出力パルスを繰返し発生させることができ
る。
またカウンタ１１．１２にロードするデータを変更すれ
ば出力パルスのパルス幅を任意に変更ができる。
ば出力パルスのパルス幅を任意に変更ができる。
なお、前記実施例ではカウンタとしてアップ・ダウンカ
ウンタを使用したが必ずしもこれに限定されるものでな
いのは勿論である。
ウンタを使用したが必ずしもこれに限定されるものでな
いのは勿論である。
［発明の効果］
以上詳述したようにこの発明によれば、常に精度の高い
パルス幅をもつ単発パルスを発生できる単発パルス発生
回路を提供できるものである。
パルス幅をもつ単発パルスを発生できる単発パルス発生
回路を提供できるものである。
第１図はこの発明の実施例を示す回路図、第２図は同実
施例における各部の信号波形図、第３図は従来例を示す
回路図である。 １１．１２・・・アップ・ダウンカウンタ、１３・・・
フリップ７０ツブ。
施例における各部の信号波形図、第３図は従来例を示す
回路図である。 １１．１２・・・アップ・ダウンカウンタ、１３・・・
フリップ７０ツブ。
Claims (1)
- 起動パルスに応動してクロック信号をカウントするカウ
ンタと、前記起動パルスに応動してセツト動作し前記カ
ウンタがクロック信号を所定数カウントしたときの出力
信号でリセット動作し、セット動作からリセット動作の
間パルスを出力するフリップフロップとからなることを
特徴とする単発パルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012699A JPS63180210A (ja) | 1987-01-22 | 1987-01-22 | 単発パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012699A JPS63180210A (ja) | 1987-01-22 | 1987-01-22 | 単発パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63180210A true JPS63180210A (ja) | 1988-07-25 |
Family
ID=11812636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012699A Pending JPS63180210A (ja) | 1987-01-22 | 1987-01-22 | 単発パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63180210A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4856045A (ja) * | 1971-11-15 | 1973-08-07 | ||
| JPS5284950A (en) * | 1976-12-26 | 1977-07-14 | Nippon Denso Co Ltd | Pulse width setting unit |
| JPS56119524A (en) * | 1980-02-25 | 1981-09-19 | Hitachi Ltd | Single pulse generating circuit |
| JPS5810928A (ja) * | 1981-07-14 | 1983-01-21 | Hitachi Ltd | リトリガラプルカウンタ回路 |
-
1987
- 1987-01-22 JP JP62012699A patent/JPS63180210A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4856045A (ja) * | 1971-11-15 | 1973-08-07 | ||
| JPS5284950A (en) * | 1976-12-26 | 1977-07-14 | Nippon Denso Co Ltd | Pulse width setting unit |
| JPS56119524A (en) * | 1980-02-25 | 1981-09-19 | Hitachi Ltd | Single pulse generating circuit |
| JPS5810928A (ja) * | 1981-07-14 | 1983-01-21 | Hitachi Ltd | リトリガラプルカウンタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH021966Y2 (ja) | ||
| JPS63180210A (ja) | 単発パルス発生回路 | |
| JPS5811340U (ja) | 任意周波数発生装置 | |
| GB2030745A (en) | Digital frequency quadrupler | |
| JP2522312Y2 (ja) | 温度検出回路 | |
| JPS6310668B2 (ja) | ||
| JPH0441634Y2 (ja) | ||
| JPH02244818A (ja) | 可変長パルス発生回路 | |
| JPS6233394Y2 (ja) | ||
| JPH0516751Y2 (ja) | ||
| JPH02192313A (ja) | 波形整形回路 | |
| JPS5915411B2 (ja) | ケイスウカイロ | |
| JPH0136568B2 (ja) | ||
| JP2823300B2 (ja) | 直交発振回路 | |
| JPS6113973Y2 (ja) | ||
| JP2622853B2 (ja) | ２逓倍回路 | |
| JPH01294273A (ja) | パルス発生回路 | |
| JPH0438039A (ja) | 信号断検出回路 | |
| JP2506870Y2 (ja) | 電圧制御型増幅器の制御装置 | |
| JPS586446U (ja) | 周波数発生装置 | |
| JPH04285422A (ja) | 過電圧検出回路 | |
| JPS6224614B2 (ja) | ||
| JPH028492B2 (ja) | ||
| JPH01311614A (ja) | モノマルチバイブレータ | |
| JPS59207727A (ja) | プログラマブル発振回路 |