JPS5810928A - リトリガラプルカウンタ回路 - Google Patents
リトリガラプルカウンタ回路Info
- Publication number
- JPS5810928A JPS5810928A JP56108890A JP10889081A JPS5810928A JP S5810928 A JPS5810928 A JP S5810928A JP 56108890 A JP56108890 A JP 56108890A JP 10889081 A JP10889081 A JP 10889081A JP S5810928 A JPS5810928 A JP S5810928A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- reset
- trigger
- trigger pulse
- initial state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、抵抗およびコンデンサを用いる再トリガ可単
安定マルチバイブレータと同様に機能するリトリガラプ
ルカウンタ回路に関するものである。
安定マルチバイブレータと同様に機能するリトリガラプ
ルカウンタ回路に関するものである。
従来リトリガラプルカウンタ回路は第１図に示す如くに
構成されているが、トリガパルスよりもカウンタからの
リセットパルスが優先的に機能するように構成されてい
ることから、そのリセットパルスが発生されている間に
トリガパルスが入力されてもリトリガ、動作し得ないと
いう欠点がある。
構成されているが、トリガパルスよりもカウンタからの
リセットパルスが優先的に機能するように構成されてい
ることから、そのリセットパルスが発生されている間に
トリガパルスが入力されてもリトリガ、動作し得ないと
いう欠点がある。
即ち、初期状態においてエツジトリガＤ型フリップ７０
ツブ１はオアゲート２を介するリセット信号Ｒ８Ｔによ
ってリセット状態におかれる。このような状態で７リツ
プフロツプ１のクロック入力端子にトリガパルスＴＲＧ
が加えられると、フリップ７０ツブ１はそのデータ入力
端子が常時論理回路用電＃（電圧値；＋Ｖｃａ）に接続
されていることからセット状態におかれ、しかしてオア
ゲート３ｔ−介するフリップフロップ１のリセット出力
によってそれまでリセット状態におかれていたカウンタ
４はクロック信号ＣＬＫ１をカウントし得るようになっ
ているものである。カウンタ４が所定数のクロック信号
ＣＬＫ１ｆｆｉカウントすれば、カウンタ４からはその
旨のカウント出力ＣＴＯが一定時間得られるが、これが
オアゲート２を介しリセット信号として７リツプ７０ツ
ブ１に作用するようになっているわけである。よって７
リツプフロツプ５゜ １０セツト出力燗子よシ目的とするトリガ出力α汀が得
られるものである。通常時でのワンショット動作は以上
めようであるが、フリップ７０ツブ１がセット状態にあ
る間に再びトリガパルスＴＲＧが入力される場合には、
アンドゲート５でその旨を検出してその検出出力をオア
ゲート５を介してカウンタ４にリセット信号として作用
せしめることによってリトリガ動作が可能とされる。即
ち、カウンタ４はアンドゲート５からのリセット信号に
よって一旦リセットされた後再び初期カウント状態よシ
クロツク信号ＣＬＫ１ｔカウントするようになっている
ものであり、そのリセット後に所定数のクロック信号Ｃ
ＬＫ１ｔカウントした時点で得られるカウント出力ＣＴ
Ｏによって７リツプフロツプ１はリセットされるように
なっているわけである。
ツブ１はオアゲート２を介するリセット信号Ｒ８Ｔによ
ってリセット状態におかれる。このような状態で７リツ
プフロツプ１のクロック入力端子にトリガパルスＴＲＧ
が加えられると、フリップ７０ツブ１はそのデータ入力
端子が常時論理回路用電＃（電圧値；＋Ｖｃａ）に接続
されていることからセット状態におかれ、しかしてオア
ゲート３ｔ−介するフリップフロップ１のリセット出力
によってそれまでリセット状態におかれていたカウンタ
４はクロック信号ＣＬＫ１をカウントし得るようになっ
ているものである。カウンタ４が所定数のクロック信号
ＣＬＫ１ｆｆｉカウントすれば、カウンタ４からはその
旨のカウント出力ＣＴＯが一定時間得られるが、これが
オアゲート２を介しリセット信号として７リツプ７０ツ
ブ１に作用するようになっているわけである。よって７
リツプフロツプ５゜ １０セツト出力燗子よシ目的とするトリガ出力α汀が得
られるものである。通常時でのワンショット動作は以上
めようであるが、フリップ７０ツブ１がセット状態にあ
る間に再びトリガパルスＴＲＧが入力される場合には、
アンドゲート５でその旨を検出してその検出出力をオア
ゲート５を介してカウンタ４にリセット信号として作用
せしめることによってリトリガ動作が可能とされる。即
ち、カウンタ４はアンドゲート５からのリセット信号に
よって一旦リセットされた後再び初期カウント状態よシ
クロツク信号ＣＬＫ１ｔカウントするようになっている
ものであり、そのリセット後に所定数のクロック信号Ｃ
ＬＫ１ｔカウントした時点で得られるカウント出力ＣＴ
Ｏによって７リツプフロツプ１はリセットされるように
なっているわけである。
なお、図中における高周波クロック信号ＣＬＫ２はカウ
ント出力ＣＴＯｔ−得るためのものである。カウンタ４
が所定数のクロック信号ＣＬＫＩをカウントしたことは
例えばゲート手段によって検出されるが、この検出出力
をクロック信号ＣＬＫ２に同期せ特開昭５８− １０９
２８（２） しめて一旦フ１ｙツブ７０ツブ（図示−ｔｆ）Ｋセット
するようにすれば、そのフリップフロップからはクロッ
ク信号ＣＬＫ２の１周期分のパルス幅をもったカウント
出力ＣＴＯが時間遅れ小にして得られるものである。カ
ウント出力ＣＴＯはま九単にゲート手段より直接得るよ
うにしてもよいが、前段回路の動作遅れによって立下る
までには若干の時間を要することは明らかである。
ント出力ＣＴＯｔ−得るためのものである。カウンタ４
が所定数のクロック信号ＣＬＫＩをカウントしたことは
例えばゲート手段によって検出されるが、この検出出力
をクロック信号ＣＬＫ２に同期せ特開昭５８− １０９
２８（２） しめて一旦フ１ｙツブ７０ツブ（図示−ｔｆ）Ｋセット
するようにすれば、そのフリップフロップからはクロッ
ク信号ＣＬＫ２の１周期分のパルス幅をもったカウント
出力ＣＴＯが時間遅れ小にして得られるものである。カ
ウント出力ＣＴＯはま九単にゲート手段より直接得るよ
うにしてもよいが、前段回路の動作遅れによって立下る
までには若干の時間を要することは明らかである。
しかしながら、上記回路構成によれば、カウント出力Ｃ
ＴＯが出力されている間にトリガパルスＴＲＧが入力し
てもフリップ７０ツブ１はセット状態に移行されなく、
その間に入力しタトリガパルスＴＲＧは全て無視される
ことは明らかである。これは、スリップ７０ツブ１はカ
ウント出力ＣＴＯのレベル信号でリセットされるからで
あシ、シかもリセット入力がクロック入力よシも優先的
に機能するようにフリップフロップ１自体が構成されて
いる仁とにその原因金求め得る。したがって上記不具合
もカウント出力ＣＴＯのパルス幅を極小とすることによ
って相当軽減されるが、トリガパルスＴＲＧがいわゆる
ローレベル状態よりハイレベル状態に移行する時間に比
しカウント出力ＣＴＯのパルス幅が大きい限りにおいて
その不具合を皆無とし得ないというものである。トリガ
パルスＴＲＧが非周期的に発生される場合はまだしも、
ジッタの存する虞れがあるトリガパルスＴＲＧの周期が
トリガ出力パルスのパルス幅にほぼ一致するような場合
には例えカウント出力ＣＴＯのパルス幅が相当極小であ
っても相当な確率でトリガパルスＴＲＧが無視されるよ
うになるわけである。
ＴＯが出力されている間にトリガパルスＴＲＧが入力し
てもフリップ７０ツブ１はセット状態に移行されなく、
その間に入力しタトリガパルスＴＲＧは全て無視される
ことは明らかである。これは、スリップ７０ツブ１はカ
ウント出力ＣＴＯのレベル信号でリセットされるからで
あシ、シかもリセット入力がクロック入力よシも優先的
に機能するようにフリップフロップ１自体が構成されて
いる仁とにその原因金求め得る。したがって上記不具合
もカウント出力ＣＴＯのパルス幅を極小とすることによ
って相当軽減されるが、トリガパルスＴＲＧがいわゆる
ローレベル状態よりハイレベル状態に移行する時間に比
しカウント出力ＣＴＯのパルス幅が大きい限りにおいて
その不具合を皆無とし得ないというものである。トリガ
パルスＴＲＧが非周期的に発生される場合はまだしも、
ジッタの存する虞れがあるトリガパルスＴＲＧの周期が
トリガ出力パルスのパルス幅にほぼ一致するような場合
には例えカウント出力ＣＴＯのパルス幅が相当極小であ
っても相当な確率でトリガパルスＴＲＧが無視されるよ
うになるわけである。
よって本発明の目的は、カウンタよシ得られるリセット
信号のパルス幅がどのようであっても、けしてトリガパ
ルスが無視されることのないリトリガラプルカウンタ回
路を供するにある。
信号のパルス幅がどのようであっても、けしてトリガパ
ルスが無視されることのないリトリガラプルカウンタ回
路を供するにある。
この目的のため本発明は、カウンタよシ得られるリセッ
ト信号はクロック信号としてその立上りで７リツプフロ
ツプを初期状態におく一方、トリガパルスはレベル信号
としてそのフリップフロップを非初期状態におくように
なしたものである。
ト信号はクロック信号としてその立上りで７リツプフロ
ツプを初期状態におく一方、トリガパルスはレベル信号
としてそのフリップフロップを非初期状態におくように
なしたものである。
以下、本発明を第２図、第３図により説明する。
第２図はその本発明によるリトリガラプルカウンタ回路
の一例での構成を示したもので、図示の如く本例ではエ
ツジトリガＤ型フリップフロップ１はリセット信号Ｒ８
Ｔにより初期状態においてはプリセット状態におかれる
ようになっている。しかして、このような状態下ではカ
ウンタ７はオアゲート６を介するフリップ７０ツブ１０
セツト出力によシクロツク信号ＣＬＫが入力されている
にも拘わ也ず強制的にリセット状態におかれることにな
る。しかし、トリガパルスＴＲＧが７リツプ７０ツブ１
のリセット端子に印加されれば、カウンタ７はクロック
信号ＣＬＫｉカウントし得るところとなる。即ち、フリ
ップフロップ１はトリガパルスＴＲＧのその立上シ時点
でリセット状態におかれ、また、カウンタ７はフリップ
フロップ１のセット出力に代わってトリガパルスＴＲＧ
によって一時的にリセットされた後、クロック信号ＣＬ
Ｋｔカウントし得るようになるものである。カウンタ７
がクロック信号ＣＬＫｔ所定数カウントすればカウント
出力ＣＴＯが得られるが、これの立上プで−７リップＩ
ｒ フロップをセット状態に移行せしめるものである。
の一例での構成を示したもので、図示の如く本例ではエ
ツジトリガＤ型フリップフロップ１はリセット信号Ｒ８
Ｔにより初期状態においてはプリセット状態におかれる
ようになっている。しかして、このような状態下ではカ
ウンタ７はオアゲート６を介するフリップ７０ツブ１０
セツト出力によシクロツク信号ＣＬＫが入力されている
にも拘わ也ず強制的にリセット状態におかれることにな
る。しかし、トリガパルスＴＲＧが７リツプ７０ツブ１
のリセット端子に印加されれば、カウンタ７はクロック
信号ＣＬＫｉカウントし得るところとなる。即ち、フリ
ップフロップ１はトリガパルスＴＲＧのその立上シ時点
でリセット状態におかれ、また、カウンタ７はフリップ
フロップ１のセット出力に代わってトリガパルスＴＲＧ
によって一時的にリセットされた後、クロック信号ＣＬ
Ｋｔカウントし得るようになるものである。カウンタ７
がクロック信号ＣＬＫｔ所定数カウントすればカウント
出力ＣＴＯが得られるが、これの立上プで−７リップＩ
ｒ フロップをセット状態に移行せしめるものである。
データ入力１子は電源電圧（＋ Ｍａｃ ）に常時接続
されていることから、カウント出力ＣＴＯがクロック信
号としてフリップ７０ツブ１に作用すれば、７リツプフ
ロツプ１は初期状態に戻るわけである。
されていることから、カウント出力ＣＴＯがクロック信
号としてフリップ７０ツブ１に作用すれば、７リツプフ
ロツプ１は初期状態に戻るわけである。
但し、以上は通常のワンショット動作についてのもので
ある。フリップフロップ１がリセット状態にある間に再
びトリガパルスＴＲＧが入力すれば、カウンタ７はその
時点で一旦リセットされた後再びクロック信号ＣＬＫ’
ｉ所定数カウントし念時点でそのカウント出力ＣＴＯの
立上ｂｔして７リツプ７０ツブ１ｆ初期状態に戻すこと
になる。即ち、リトリガラプル動作も可能となっている
ものである。
ある。フリップフロップ１がリセット状態にある間に再
びトリガパルスＴＲＧが入力すれば、カウンタ７はその
時点で一旦リセットされた後再びクロック信号ＣＬＫ’
ｉ所定数カウントし念時点でそのカウント出力ＣＴＯの
立上ｂｔして７リツプ７０ツブ１ｆ初期状態に戻すこと
になる。即ち、リトリガラプル動作も可能となっている
ものである。
第３図（１）〜（ｅ）はトリガパルスＴＲＧの立上シ時
点よシ一定時間Ｔ経過前にトリガパルスＴＲＧが入力さ
れ念か否かＫよってリトリガラプル動作をするか否かを
示したものであるが、これについては明らかであるので
特に説明は要しない。但し、図中におけるｔは０（ｔ（
Ｔとして規定される時間である。
点よシ一定時間Ｔ経過前にトリガパルスＴＲＧが入力さ
れ念か否かＫよってリトリガラプル動作をするか否かを
示したものであるが、これについては明らかであるので
特に説明は要しない。但し、図中におけるｔは０（ｔ（
Ｔとして規定される時間である。
特開昭５’３− １０９２８（３）
このように本発明による場合はカウンタ７よりリセット
信号が得られている状態でトリガパルスＴＲＧが入力す
れば、そのリセット信号のパルス幅とは無関係にトリガ
パルスＴＲＧの立上シ時点でリトリガラプルカウンタ回
路は正常にトリガ動作し得るものである。
信号が得られている状態でトリガパルスＴＲＧが入力す
れば、そのリセット信号のパルス幅とは無関係にトリガ
パルスＴＲＧの立上シ時点でリトリガラプルカウンタ回
路は正常にトリガ動作し得るものである。
以上説明したように本発明は、エツジトリガＤ型フリッ
プフロップはトリガパルスがレベル信号として作用する
ととＫよって非初期状態に、また、カウンタからのリセ
ット信号の立上シによって初期状態に移行するようＫな
したものである。したがって本発明による場合は、カウ
ンタからのリセット信号のパルス幅がどのようであって
も、トリガパルスが無視されないといった効果がある。
プフロップはトリガパルスがレベル信号として作用する
ととＫよって非初期状態に、また、カウンタからのリセ
ット信号の立上シによって初期状態に移行するようＫな
したものである。したがって本発明による場合は、カウ
ンタからのリセット信号のパルス幅がどのようであって
も、トリガパルスが無視されないといった効果がある。
第１図は、従来技術に係るリトリガラブルヵウンタ回路
の一例での構成を示す図、第２図は、本発明に係るリト
リガラプルヵウンタ回路の−Ｎ−ｔ’の構成を示す図、
第３図（ａ）、 （ｂ）、 （ｅ）は、そのリトリガラ
プルカウンタ回路の動作説明図である。 １・・・エツジトリガＤ型フリップフロップ、６・・・
オアゲート、７・・・カウンタ。 代理人 弁理士 秋 本 正 実 第１図 第２図
の一例での構成を示す図、第２図は、本発明に係るリト
リガラプルヵウンタ回路の−Ｎ−ｔ’の構成を示す図、
第３図（ａ）、 （ｂ）、 （ｅ）は、そのリトリガラ
プルカウンタ回路の動作説明図である。 １・・・エツジトリガＤ型フリップフロップ、６・・・
オアゲート、７・・・カウンタ。 代理人 弁理士 秋 本 正 実 第１図 第２図
Claims (1)
- 初期状態にあるエツジトリガＤ型フリップ７０ツブの出
力、トリガパルスの何れによってもリセットされるカウ
ンタがクロック信号を所定数カウ／トシたときＫは、該
所定数に係るカウント出力の立上りをリセット信号とし
て、予めトリガパルスのレベル状態により非初期状態に
おかれている上記エツジトリガＤ型フリップフロップを
初期状態におく構成を特徴とするリトリガラプルカウン
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108890A JPS5810928A (ja) | 1981-07-14 | 1981-07-14 | リトリガラプルカウンタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108890A JPS5810928A (ja) | 1981-07-14 | 1981-07-14 | リトリガラプルカウンタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5810928A true JPS5810928A (ja) | 1983-01-21 |
Family
ID=14496192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56108890A Pending JPS5810928A (ja) | 1981-07-14 | 1981-07-14 | リトリガラプルカウンタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810928A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63180210A (ja) * | 1987-01-22 | 1988-07-25 | Tokyo Electric Co Ltd | 単発パルス発生回路 |
-
1981
- 1981-07-14 JP JP56108890A patent/JPS5810928A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63180210A (ja) * | 1987-01-22 | 1988-07-25 | Tokyo Electric Co Ltd | 単発パルス発生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800295A (en) | Retriggerable monostable multivibrator | |
| KR910009086A (ko) | 비디오 신호 디지탈 데이타 추출기 | |
| US3978285A (en) | Frame synchronizing device | |
| US3958133A (en) | Digital noise discriminator | |
| JPS5810928A (ja) | リトリガラプルカウンタ回路 | |
| US4558457A (en) | Counter circuit having improved output response | |
| GB2030745A (en) | Digital frequency quadrupler | |
| JPS63113366A (ja) | デユ−テイ判別装置 | |
| US5231509A (en) | Burst gate pulse generating device for use in image signal reproducing system | |
| JPS605653A (ja) | キヤラクタ再生回路 | |
| JP2834461B2 (ja) | 波形整形回路 | |
| JPS6347083Y2 (ja) | ||
| JPH0724833Y2 (ja) | クロック信号再生回路 | |
| JPH0147935B2 (ja) | ||
| JPH06113228A (ja) | カウンタ回路 | |
| JPS6248402B2 (ja) | ||
| JPH02222321A (ja) | パルス列検出回路 | |
| JPH0256853B2 (ja) | ||
| JPH08195674A (ja) | クロック抽出回路 | |
| JPS63166072A (ja) | セクタマ−ク検出装置 | |
| JPS6318817A (ja) | ノイズ誤動作防止回路 | |
| JPH0128540B2 (ja) | ||
| JPS58182352A (ja) | デジタルデ−タ受信回路 | |
| JPS6214130B2 (ja) | ||
| JPS6116678A (ja) | フイ−ルド同期信号発生回路 |