JPH01294273A - パルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は正確なパルス幅のパルスを発生するパルス発
生回路に関するものである。

〔従来の技術〕

第２図は従来のＶＴＲの）ｌｉ）−ｉ音声回路中のホー
ルドパルス発生回路を示す構成図である。同図に示すよ
うに、エツジ検出回路１はヘッド切換信号Ｓ１を取込み
、その立上りエツジ及び立下りエツジの検出時に瞬間立
上るエツジ信号Ｓ２を単安定マルチバイブレータ２に出
力している。

単安定マルチバイブレータ２はエツジ信号Ｓ２の立上り
をトリがとし、時定数設定回路３で決定するパルス幅の
ホールドパルスＳ３を発生する。

時定数設定回路３は通常、外付けされることで抵抗Ｒ，
キャパシタＣにより所定の時定数を設定している。

第３図は第２図のホールドパルス発生回路のホールドパ
ルス発生動作を示したタイミング図である。同図に示す
ように、エツジ信号Ｓ２の立上り（つまり、ヘッド切換
信号Ｓ１の立上り及び立下り）をトリがとして、パルス
幅Ｔ１のボールドパルス信号Ｓ３を発生している。

〔発明が解決しようとする課題〕

従来のホールドパルス発生回路は以上のように構成され
ており、時定数設定回路３によりパルス幅を設定してい
た。このため、時定数設定回路３内の抵抗Ｒ，キャパシ
タＣの製造時の抵抗値あるいは容量値のバラツキや温度
特性による抵抗値あるいは容量値の変化により時定数が
変化することで、ホールドパルス幅が大きく変動してし
まう。

従って、安定なパルス幅を維持できず、高精度なパルス
幅を要求するＶＴＲの）ｌｉＦｉ音声回路中のホールド
パルスとしては不適であるという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、安定なパルス幅を得ることができるパルス発
生回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明にかかるパルス発生回路は、ＦＭ復調回路内に
設けられ、入力電圧に基づき所定周波数に追従して発振
する基準信号を発生する電圧１ＩＩＩＩＩ発振器と、前
記基準信号の発振をカウントするカウンタと、入力信号
のエツジをトリガとして前記カウンタによる所定カウン
ト数に基づくパルス幅でパルスを発生するパルス幅設定
手段とを備えて構成されている。

〔作用〕

この発明においては、パルス幅設定の基準となる電圧制
御発振器の基準信号は、入力電圧値に基づき所定周波数
に追従して発振しているため、常に安定している。

〔実施例〕

第１図はこの発明の一実施例であるホールドパルス発生
回路を示す構成図である。同図に示すように、エツジ検
出回路１のエツジ信号Ｓ２がＲＳフリップ７０ツブ４の
セット人力Ｓに与えられる。

このＲＳフリップ７０ツブ４の出力Ｑよりホールドパル
ス信号Ｓ３が得られ、反転出力Ｑが５ビツト出力（Ｑ−
ＱＥ）のカウンタ５のリセット入力Ｒに接続される。カ
ウンタ５はＦＭ復調回路６内の電圧制御発振器（以下ｒ
ＶｃＯＪという。）７より発生する基準信号Ｓ４をトグ
ル入力下に取込んでいる。ＶＣＯ７は図示しない入力電
圧により、所定周波数に追従して発振する安定した基準
信号Ｓ４を発生している。

また、カウンタ５の出力ＱＡ−ＱＥはアンドゲート８に
入力され、アンドゲート８の出力がＤフリップフロップ
９の入力りに与えられる。Ｄフリップフロップ９のトリ
が入力下にはＶＣＯ７の基準信号Ｓ４がインバータ１０
を介することにより得られる反転基準信号丁ゴが与えら
れ、出力ＱがＲＳフリップフロップ４のリセット人力Ｒ
に与えられる。なお、１．８１．８２は従来と同じなの
で説明は省略する。

このような構成のホールドパルス発生回路の動作を説明
する。まず、初期設定でＲＳフリップ７０ツブ４の出力
Ｑを“し”、反転出力Ｑを“Ｈ”に設定する。この状態
でヘッド切換信号Ｓ１の立上りあるいは立下りをエツジ
検出回路１が検出すると、エツジ信号Ｓ２が“Ｈ”レベ
ルに瞬間立上る。エツジ信号Ｓ２が“Ｈ″′になると、
ＲＳフリップフロップ４のセット人力Ｓに“Ｈ”が与え
られ、出力Ｑ１つまりホールドパルス信号Ｓ３が“Ｈ”
レベルに立上り、反転出力Ｑが“Ｌ”レベルに立下る。

その結果、カウンタ５のリセット入力Ｒが“Ｌ″になる
ことで、カウンタ５のリセットが解除され、カウンタ５
は初期状ｌ　（ＱＡ−Ｑ、−０００００２）からトグル
入力Ｔより得られる基準信号Ｓ４の立上りをカウントす
る。そして、カウンタ５の出力ＱＡ−ＱＥが全て“１″
に設定されると、アンドゲート８の出力がはじめて“Ｈ
”に立上り、Ｄフリップフロップ９の入力りに与えられ
る。Ｄフリップフロップ９は基準信号Ｓ４の立上りより
１／２クロツク遅れた反転基準信号Ｓ４の立上りをトリ
がとして、出力Ｑを“Ｈ”に設定する。

その結果、ＲＳフリップフロップ４のリセット人力Ｒに
“Ｈ″が与えられることで、出力Ｑ、つまりホールドパ
ルス信号Ｓ３が立下り、パルス発生を終了する。つまり
、エツジ信号Ｓ２の立上りから（カウンタ５による基準
信号Ｓ４の１１１１１２力ウント時間＋基準信号Ｓ４の
１／２周期時間）のパルス幅でホールドパルス信号Ｓ３
を発生したことになる。

ＶＣＯ７の基準信号Ｓ４は極めて精度が高いことから、
この基準信号Ｓ４をカウントすることで安定なパルス幅
のホールドパルス信号Ｓ３を得ることができる。また、
ＶＣｏ７を備えたＦＭ復調回路６はＶＴＲ内に通常、備
えつけられていることから、比較的簡単に利用すること
ができ、回路構成もさ程複雑にならない。

また、従来の時定数設定回路３を必要としないため、抵
抗Ｒ，キャパシタＣのバラツキ、温度特性による影響も
勿論ない。さらに、集積化しにくい抵抗Ｒ，キャパシタ
Ｃを含まない回路構成により集積化を容易に実現できる
。

また、ＶＣｏ７の基準信号Ｓ４の発振周波数は入力電圧
を変えることで適当に変更可能であり、カウンタ５のカ
ウント数も出力Ｑ　　−Ｑ、の代りに反転出力ＱＡ−Ｑ
Ｅを適当にアンドゲート８に入力することで任意に設定
可能である。

〔発明の効果〕

以上説明したように、この発明によれば、パルス幅設定
の基準となる電圧制御発振器の基準信号は、入力電圧値
に基づき所定周波数に追従して発振し安定しているため
、安定なパルス幅を得ることができる。また、利用分野
がＶＴＲであれば、電圧制御発振器はＦＭ復調回路内に
装備されているため、比較的簡単な回路構成で集積化す
ることができる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例であるホールドパルス発生
回路を示す構成図、第２図は従来のホールドパルス発生
回路を示す構成図、第３図は従来のホールドパルス発生
回路の動作を示すタイミング図である。 図において、１はエツジ検出回路、４はＲＳフリップ７
０ツブ、５はカウンタ、７はＶＣｏ、８はアンドゲート
、９はＤフリップ７０ツブ、Ｓｌはヘッド切換信号、Ｓ
２はエツジ信号、Ｓ３はホールドパルス信号、Ｓ４は基
準信号である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ＦＭ復調回路内に設けられ、入力電圧に基づき所
   定周波数に追従して発振する基準信号を発生する電圧制
   御発振器と、 前記基準信号の発振をカウントするカウンタと、入力信
   号のエッジをトリガとして前記カウンタによる所定カウ
   ント数に基づくパルス幅でパルスを発生するパルス幅設
   定手段とを備えたパルス発生回路。