JPS63180138A - Ｃｐｕ切替方式 - Google Patents
Ｃｐｕ切替方式Info
- Publication number
- JPS63180138A JPS63180138A JP62012094A JP1209487A JPS63180138A JP S63180138 A JPS63180138 A JP S63180138A JP 62012094 A JP62012094 A JP 62012094A JP 1209487 A JP1209487 A JP 1209487A JP S63180138 A JPS63180138 A JP S63180138A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- connector
- circuit
- bus
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 13
- 238000012360 testing method Methods 0.000 abstract description 12
- 239000000523 sample Substances 0.000 abstract description 11
- 230000002457 bidirectional effect Effects 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＣＰＵの切替方式に関し、特に装置外部からコ
ネクタを接続するだけで自動的にＣＰＵを外部のものと
切替えることができるＣＰＵ切替方式に関する。
ネクタを接続するだけで自動的にＣＰＵを外部のものと
切替えることができるＣＰＵ切替方式に関する。
従来、この種のＣＰＵ切替方式としては、ボード搭載の
ＣＰＵを取シはずしてそこにプローブからのケチプルを
接続するか、又はケーブル接続後にマニュアルスイッチ
等にてＣＰＵバスを切替えて内部ＣＰＵと外部ＣＰＵの
切替を行なう方式となっている。
ＣＰＵを取シはずしてそこにプローブからのケチプルを
接続するか、又はケーブル接続後にマニュアルスイッチ
等にてＣＰＵバスを切替えて内部ＣＰＵと外部ＣＰＵの
切替を行なう方式となっている。
上述した従来の切替方式では、ＣＰＵを取りはずす為に
、ＩＣソケットを使用する必要があるので接触不良を起
こしたり、又マニュアルスイッチ等による方式ではその
都度手動にて切替える必要があるので切換後ＣＰＵをリ
セットする必要があるという問題点があった。
、ＩＣソケットを使用する必要があるので接触不良を起
こしたり、又マニュアルスイッチ等による方式ではその
都度手動にて切替える必要があるので切換後ＣＰＵをリ
セットする必要があるという問題点があった。
本発明のＣＰＵ切替方式は、コネクタにケーブルが接続
され九本を検出する回路と、ケーブル接続検出によりＣ
ＰＵ切替信号を発生する回路を有している。
され九本を検出する回路と、ケーブル接続検出によりＣ
ＰＵ切替信号を発生する回路を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明を試験回路に使用したー実施例である。
被試験装置１はチャツタフィルタ１１゜レベル検出回路
１２ 、ＣＰＵホールド信号作成回路１３．ＣＰＵ１４
．被試験装置１側のコネクタ接続検出線１０およびＣＰ
Ｕバス１５を備える。
１２ 、ＣＰＵホールド信号作成回路１３．ＣＰＵ１４
．被試験装置１側のコネクタ接続検出線１０およびＣＰ
Ｕバス１５を備える。
また試験機プローブ２はＣＰＵ２０．コネクタ接続信号
線２１．ＣＰＵ２０のＣＰＵバス２２を備える。被試験
装置１と試験機プローブ２とは接続コネクタ３で接続さ
れる。
線２１．ＣＰＵ２０のＣＰＵバス２２を備える。被試験
装置１と試験機プローブ２とは接続コネクタ３で接続さ
れる。
被試験装置１のコネクタ接続検出線１０はプルアップさ
れているので、通常は論理１１１の状態であシ、レベル
検出回路１２は動作しない様になっている。装置内ＣＰ
Ｕバス１５は搭載ＣＰＵ１４により制御されてメモリア
クセス、およびＩ１０アクセス等の通常動作を行りてい
る。
れているので、通常は論理１１１の状態であシ、レベル
検出回路１２は動作しない様になっている。装置内ＣＰ
Ｕバス１５は搭載ＣＰＵ１４により制御されてメモリア
クセス、およびＩ１０アクセス等の通常動作を行りてい
る。
試験時には、接続コネクタ３を介して被試験装置１と試
験機プローブ２が接続される。コネクタ接続検出線１０
は接続コネクタ３の端子を介して試験機プローブ２のコ
ネクタ接続信号線２１と接続されアースレベル論理１０
ｌとなる。コネクタ接続検出線１０の信号ａＯ１はチ
ャツタフィルタ１１を通ってレベル検出回路１２を起動
する。レベル検出回路１２はＣＰＵホールド信号作成回
路１３を駆動する。ＣＰＵホールド信号作成回路１３の
出力はＣＰＵ１４の種類に応じたレベルあるいは双方向
性のパルスを発生し、ＣＰＵ１４はその信号を受は付け
るとＣＰＵバス１５との間をトライステート状態にして
、論理的にバス１５から分離し、外部ＣＰＵバス２２に
制御を渡す。以後は装置内ＣＰＵバス１５は試験機プロ
ーブ２１１ＩｌｌのＣＰＵ２０によシ制御されてメモリ
アクセス、およびＩ１０アクセス等の動作を行って各種
の試験を実行する。コネクタ３をはずすと、コネクタ接
続検出線１０は論理Ｉ１ｍに復帰し、それがチャツタフ
ィルタ１１を通ってレベル検出回路１２を復帰させ、Ｃ
ＰＵホールド信号作成回路１３の駆動を停止するのでＣ
ＰＵＩ ４はトライステートのホールド状態から通常状
態へともどる事ができる。
験機プローブ２が接続される。コネクタ接続検出線１０
は接続コネクタ３の端子を介して試験機プローブ２のコ
ネクタ接続信号線２１と接続されアースレベル論理１０
ｌとなる。コネクタ接続検出線１０の信号ａＯ１はチ
ャツタフィルタ１１を通ってレベル検出回路１２を起動
する。レベル検出回路１２はＣＰＵホールド信号作成回
路１３を駆動する。ＣＰＵホールド信号作成回路１３の
出力はＣＰＵ１４の種類に応じたレベルあるいは双方向
性のパルスを発生し、ＣＰＵ１４はその信号を受は付け
るとＣＰＵバス１５との間をトライステート状態にして
、論理的にバス１５から分離し、外部ＣＰＵバス２２に
制御を渡す。以後は装置内ＣＰＵバス１５は試験機プロ
ーブ２１１ＩｌｌのＣＰＵ２０によシ制御されてメモリ
アクセス、およびＩ１０アクセス等の動作を行って各種
の試験を実行する。コネクタ３をはずすと、コネクタ接
続検出線１０は論理Ｉ１ｍに復帰し、それがチャツタフ
ィルタ１１を通ってレベル検出回路１２を復帰させ、Ｃ
ＰＵホールド信号作成回路１３の駆動を停止するのでＣ
ＰＵＩ ４はトライステートのホールド状態から通常状
態へともどる事ができる。
以上説明した様に本発明は、コネクタを介してケーブル
接続信号を受ける事によシ、ＣＰＵをポード搭載のもの
から外部のものへ、又はその逆の切替が自動的に行なわ
れるので、ＣＰＵ０取りはずしゃマニエアルスイッチ等
の操作が不要になシ、又切替復帰後の動作をリセット無
しで続行可能ならしめる効果がある。
接続信号を受ける事によシ、ＣＰＵをポード搭載のもの
から外部のものへ、又はその逆の切替が自動的に行なわ
れるので、ＣＰＵ０取りはずしゃマニエアルスイッチ等
の操作が不要になシ、又切替復帰後の動作をリセット無
しで続行可能ならしめる効果がある。
第１図は本発明の一実施例を示すブロック図である。
１・・・・・・被試験装置、１１・・・・・・チャツタ
フィルタ、１２・・・・・・レベル検出回路、１３・・
・・・・ＣＰＵホールド信号作成回路、１４・・・・・
・ＣＰＵ、１０・・・・・・コネクタ接続検出線、１５
・・・・・・ＣＰＵバス、２・・・・・・試験機プロー
ブ、２０・・・・・・ＣＰＵ、２１・・・・・・コネク
′諷無＠−ｙ；＞ｔｈ閃−に
フィルタ、１２・・・・・・レベル検出回路、１３・・
・・・・ＣＰＵホールド信号作成回路、１４・・・・・
・ＣＰＵ、１０・・・・・・コネクタ接続検出線、１５
・・・・・・ＣＰＵバス、２・・・・・・試験機プロー
ブ、２０・・・・・・ＣＰＵ、２１・・・・・・コネク
′諷無＠−ｙ；＞ｔｈ閃−に
Claims (1)
- マイクロコンピュータのＣＰＵを切替えて使用する回路
において、コネクタにケーブルが接続されたことを検出
する回路と、ケーブル接続検出によりＣＰＵ切替信号を
発生する回路とを有することを特徴とするＣＰＵ切替方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012094A JPS63180138A (ja) | 1987-01-20 | 1987-01-20 | Ｃｐｕ切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62012094A JPS63180138A (ja) | 1987-01-20 | 1987-01-20 | Ｃｐｕ切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63180138A true JPS63180138A (ja) | 1988-07-25 |
Family
ID=11795985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012094A Pending JPS63180138A (ja) | 1987-01-20 | 1987-01-20 | Ｃｐｕ切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63180138A (ja) |
-
1987
- 1987-01-20 JP JP62012094A patent/JPS63180138A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100518995B1 (ko) | 전기회로장치 | |
| US5940783A (en) | Microprocessor and method of testing the same | |
| US7111216B2 (en) | Scan controller and integrated circuit including such a controller | |
| JPS63180138A (ja) | Ｃｐｕ切替方式 | |
| JPH10115662A (ja) | 半導体集積論理回路のテスト回路 | |
| JPS62281034A (ja) | 装置試験方式 | |
| JP3753797B2 (ja) | マイクロコンピュータ装置 | |
| JP3640671B2 (ja) | 固定論理値を出力する手段の出力と回路の入力との間の接続を検査する装置及び方法 | |
| JP3554498B2 (ja) | バウンダリスキャンチェーン自動接続装置 | |
| JPS6111658Y2 (ja) | ||
| JP2633692B2 (ja) | 半導体試験方法 | |
| JPS6378695A (ja) | 回線接続装置 | |
| JP2836038B2 (ja) | 鉄道車両用制御装置 | |
| JPS6217727Y2 (ja) | ||
| JPH04296956A (ja) | ケーブル断線検出装置 | |
| JPH06265594A (ja) | Ｉｃ試験装置 | |
| JPH01101478A (ja) | 集積回路 | |
| JPS59231655A (ja) | 出力装置の試験装置 | |
| JPH0620143Y2 (ja) | 検査回路 | |
| JPH0512063A (ja) | 論理回路設計装置 | |
| JPS6145655A (ja) | 通信制御装置 | |
| JPH0423050A (ja) | テスト用アダプタ | |
| JP2001327188A (ja) | モータ制御システムの自己診断方法 | |
| JPH04289475A (ja) | 半導体集積回路の検査装置 | |
| JPS6258579A (ja) | 回線折り返しコネクタ |