JPS62281034A - 装置試験方式 - Google Patents

装置試験方式

Info

Publication number
JPS62281034A
JPS62281034A JP61125388A JP12538886A JPS62281034A JP S62281034 A JPS62281034 A JP S62281034A JP 61125388 A JP61125388 A JP 61125388A JP 12538886 A JP12538886 A JP 12538886A JP S62281034 A JPS62281034 A JP S62281034A
Authority
JP
Japan
Prior art keywords
tester
connector
mode
test
mode switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61125388A
Other languages
English (en)
Inventor
Kiyoshi Kimura
潔 木村
Hiroshi Sakai
境 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP61125388A priority Critical patent/JPS62281034A/ja
Publication of JPS62281034A publication Critical patent/JPS62281034A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔概要〕 被試験装置が通常の動作時に使用するインタフェースコ
ネクタ等のコネクタをテスタ用コネクタとして使用し、
試験可能にする。
〔産業上の利用分野〕
本発明は、ホスト結合して使用されるI10装置等の試
験方式に関する。
〔従来の技術と本発明が解決しようとする問題点〕一般
に製品出荷時あるいは障害発生時等には。
テスタを用いた装置試験が行われる。従来は、たとえば
第3図(a)に示すように、■10装置31をテスタ3
2で試験する場合には、I10装置31がホスト33と
のインタフェース用にそなえているコネクタ34に、テ
スタ32を接続して行うか、あるいは第3図(b)に示
すように、I10装W31にテスタ用の特別のコネクタ
35を設け、このコネクタ35にテスタ32を接続して
行う方式をとっているのが普通であった。
しかし、第3図(a)の方式では、テスタ32が。
I10装置31の対ホストインタフェース信号しかチェ
ックすることができず、また第3図(b)の方式では、
■10装置31にテスタ用のコネクタ35を取り付ける
必要があるために、装置価格が上昇するという問題があ
った。
〔問題点を解決するための手段〕
本発明は、上記したような従来の装置試験方式における
問題点を解決するため、テスタ用の専用コネクタを設け
ることなしに、被試験装置が通常の動作のためにそなえ
ているインタフェースコネクタを共用して、テスタによ
る任意の内容の装置試験を実施できるようにするもので
ある。
そのため1本発明は、被試験装置のインクフエ用コネク
タのモード切替え制御端子として使用し。
テスタ接続時に被試験装置を試験モードに設定し。
インタフェース信号をテスタ用に切替え可能にするもの
である。
第1図は1本発明の詳細な説明するための概念図である
。図において、 11は被試験装置、12はテスタ、1
3はホスト、14はホストインタフェース用とテスタ用
との共用コネクタ、15はホストインタフェース上では
空き端子となるモード切替え制御端子、16は動作モー
ド切替え部を表す。
被試験装置11は9通常モードと試験モードの2つの動
作モードをもち、共用コネクタ14のモード切替え制御
端子15にテスタ12から与えられるモード切替え信号
に基づいて、動作モード切替え部16により切替え制御
される。
通常モードは、被試験装置11の本来の制御ルーチンが
機能する状態であり、試験モードは、被試験装置11に
組み込まれている自己診断ルーチンが機能する状態であ
る。
〔作用〕
第1図において、テスタ12を用いて被試験装置11を
テストする場合、テスタ12を共用コネクタ14に接続
するとともに、モード切替え制御端子15に試験モード
を指示するモード切替え信号を供給する。
被試験袋N11は、定常的には通常モードの動作状態に
あり、動作モード切替え部16が、モード切替え制御端
子15上のモード切替え信号を検出したとき、試験モー
ドへの切替えが実行される。
被試験装置11が試験モードになると、自己診断ルーチ
ンが起動されるとともに、共用コネクタ14の各信号端
子(モード切替え制御端子15を除く)の定義は2通常
モード時におけるものから試験モードにおけるもの、す
なわちテスタ12のインタフェース信号に適合するよう
に変更される。
その結果、共用コネクタ14は、テスタ用の専用コネク
タを設けた場合と全く同様に機能するため。
テスタ12は、自己診断ルーチンと連携して、被試験装
置11について任意の試験を行い1診断データを収集す
ることができる。
〔実施例〕
第2図に1本発明の1実施例の構成を示す。
図において、 11は被試験装置、12はテスタ、13
はホスト、14は共用コネクタ、15はモード切替え制
御端子、16は動作モード切替え部、17はマイクロプ
ロセッサ、18はメモリ、19はバス、20はホスト用
信号線定義に基づく制御ルーチン、21はテスタ用信号
線定義に基づく自己診断ルーチン、22はモード切替え
信号発生回路である。
動作において、テスタ12を共用コネクタ14に接続し
た後、テスタ12のモード切替え信号発生回路22から
、モード切替え信号を共用コネクタ14のモード切替え
制御端子15に印加する。
モード切替え制御端子15には、動作モード切替え部1
6が接続されており、モード切替え信号を検出すると、
マイクロプロセッサ17に試験モードの動作を指示する
マイクロプロセッサ17は、試験モードの指示を検出す
ると、メモリ18にある自己診断ルーチン21を起動す
る。この自己診断ルーチン21は、テスタI2からロー
ディングすることもできる。
自己診断ルーチン21ば、共用コネクタ14に接続され
ているバス19について、それぞれの信号線(データ線
や制御信号線)を、予めテスク用に独自に定められてい
る定義に基づいて識別し、テスタ12との間で信号の送
受信を行う。すなわち、テスタ12からの制御指示(試
験の対象や試験の条件値など)を識別して、それに対応
する動作を行い。
結果の情報をテスタ12へ送出する。
被試験装置11にテスタ12が接続されていないか。
あるいはホスト13がテスタ12に接続されている場合
には、共用コネクタ14のモード切替え制?a端子15
は空き端子となり、動作モード切替え部16はモード切
替え信号がOFFであると認識して、マイクロプロセッ
サ17に通常モードであることを通知する。
この通常モードの場合、マイクロプロセッサ17は、メ
モリ1日の制御ルーチン20を起動し、制御ルーチン2
0ば共用コネクタI4の信号線を本来の定義に基づいて
識別し、動作を行う。
なお、これらの動作モードの切替えにともなう信号線定
義の変更C;1.ラフl−ウェアのみで実現することが
できるが、必要により、デフ1−ダ等のハードウェア回
路を同時に切替えるようにすることも可能である。
〔発明の効果〕
本発明によれば、インタフェースコネクタに空き端子を
もつ任意の装置について、そのインタフェースコネクタ
をテスタ用に共用化する簡単な方法で、容易に装置試験
を行うことが可能となる。
【図面の簡単な説明】
第1図は本発明の詳細な説明するための概念図。 第2図は本発明の1実施例の構成図、第3図は従来の装
置試験方式の説明図である。 第1図中。 11:被試験装置 12:テスタ 13:ホスト 14:共用コネクタ 15:モード切替え制御端子 16:動作モード切替え部 特許出願人  パナファコム株式会社 代理人弁理士 長谷用 立席(外1名)、本発明0源理 第 1 図 ・本発明の1英発イj・1 稜釆の祭ダ置試゛験方式゛り例 $ 3 図

Claims (1)

    【特許請求の範囲】
  1. インタフェース用のコネクタをもつ被試験装置において
    、本来の動作時にインタフェース信号端子として使用さ
    れない上記コネクタ中の空き端子を、モード切替え制御
    端子として使用し、上記コネクタにテスタを接続すると
    ともに、モード切替え制御端子にテスタからモード切替
    え信号を供給し、被試験装置は、モード切替え制御端子
    にモード切替え信号が供給されたことを識別すると、試
    験モードの機能状態を設定し、上記コネクタをテスタ用
    のインタフェースに適合させることを特徴とする装置試
    験方式。
JP61125388A 1986-05-30 1986-05-30 装置試験方式 Pending JPS62281034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61125388A JPS62281034A (ja) 1986-05-30 1986-05-30 装置試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61125388A JPS62281034A (ja) 1986-05-30 1986-05-30 装置試験方式

Publications (1)

Publication Number Publication Date
JPS62281034A true JPS62281034A (ja) 1987-12-05

Family

ID=14908899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61125388A Pending JPS62281034A (ja) 1986-05-30 1986-05-30 装置試験方式

Country Status (1)

Country Link
JP (1) JPS62281034A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362131A (ja) * 1989-07-28 1991-03-18 Nec Corp マルチプロセッサシステム
JPH03237534A (ja) * 1990-02-14 1991-10-23 Nec Corp システム試験方式
US6127788A (en) * 1997-05-15 2000-10-03 Denso Corporation High voltage discharge lamp device
JP2003018238A (ja) * 2001-06-29 2003-01-17 Maspro Denkoh Corp シリアルデータ処理装置
US6747422B2 (en) 1997-05-16 2004-06-08 Denso Corporation High-voltage discharge lamp device
WO2008076100A1 (en) * 2006-12-18 2008-06-26 Thomson Licensing Self-testing device component
JP2013501301A (ja) * 2009-08-06 2013-01-10 アップル インコーポレイテッド 診断情報にアクセスするシステム及び方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362131A (ja) * 1989-07-28 1991-03-18 Nec Corp マルチプロセッサシステム
JPH03237534A (ja) * 1990-02-14 1991-10-23 Nec Corp システム試験方式
US6127788A (en) * 1997-05-15 2000-10-03 Denso Corporation High voltage discharge lamp device
US6333607B1 (en) 1997-05-16 2001-12-25 Denso Corporation High voltage discharge lamp device
US6747422B2 (en) 1997-05-16 2004-06-08 Denso Corporation High-voltage discharge lamp device
JP2003018238A (ja) * 2001-06-29 2003-01-17 Maspro Denkoh Corp シリアルデータ処理装置
WO2008076100A1 (en) * 2006-12-18 2008-06-26 Thomson Licensing Self-testing device component
JP2010514050A (ja) * 2006-12-18 2010-04-30 トムソン ライセンシング セルフテスト装置コンポーネント
US8224612B2 (en) 2006-12-18 2012-07-17 Thomson Licensing Self-testing device component
JP2013501301A (ja) * 2009-08-06 2013-01-10 アップル インコーポレイテッド 診断情報にアクセスするシステム及び方法

Similar Documents

Publication Publication Date Title
EP0116553B1 (en) Method and apparatus for bus fault location
JPH0133980B2 (ja)
US4926425A (en) System for testing digital circuits
JPS62281034A (ja) 装置試験方式
US4692691A (en) Test system for keyboard interface circuit
US5940783A (en) Microprocessor and method of testing the same
US5581565A (en) Measuring apparatus used for testing connections between at least two subassemblies
JPH0257676B2 (ja)
JPS6378695A (ja) 回線接続装置
JPH11338594A (ja) 接触不良検出回路
JPS6027054B2 (ja) 入出力制御方式
JPS6379121A (ja) クロツク分配システム
JPS6210833Y2 (ja)
JP2898024B2 (ja) 入出力ターミナル
JP2751368B2 (ja) マイクロコンピュータの試験装置
JPS6318445A (ja) マイクロコンピユ−タ開発支援装置
JPH04138749A (ja) 通信制御装置診断方式
JPH04278645A (ja) マイクロコンピュータの評価用チップ
JPH0611533A (ja) 複数の電子回路接続のフェールセーフ回路
JPH03201450A (ja) 半導体試験装置
JPS6295639A (ja) プロセス入出力診断方式
JPH0830521A (ja) インタフェースチェック回路
JPS61226666A (ja) 配線の接触診断装置
JPS63126017A (ja) 装置間雑音抑止方式
JPH04138750A (ja) 通信制御装置診断方式