JPS63179547A - 導電性薄膜の加工方法 - Google Patents

導電性薄膜の加工方法

Info

Publication number
JPS63179547A
JPS63179547A JP1281887A JP1281887A JPS63179547A JP S63179547 A JPS63179547 A JP S63179547A JP 1281887 A JP1281887 A JP 1281887A JP 1281887 A JP1281887 A JP 1281887A JP S63179547 A JPS63179547 A JP S63179547A
Authority
JP
Japan
Prior art keywords
thin film
film
conductive thin
oxygen
oxygen ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1281887A
Other languages
English (en)
Inventor
Shigeto Maekawa
繁登 前川
Satoshi Yamakawa
聡 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1281887A priority Critical patent/JPS63179547A/ja
Publication of JPS63179547A publication Critical patent/JPS63179547A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、基板上に塗布された導電性薄膜を所定のパ
ターンに加工する方法に関し、特にその表面部分に段差
を生じさせないようにした導電性薄膜の加工方法に関す
るものである。
〔従来の技術〕
半導体の製造においては、基板上に所望形状の導電パタ
ーンを高精度に形成することが重要になる。この導電パ
ターンの形成には、基板上に塗布された導電性薄膜を所
定形状に加工する方法が使用されている。
従来、基板上に塗布された導電性薄膜を所定形状に加工
する方法としては、第4図(a)〜(C)に示すエツチ
ングによる加工方法が用いられている。
即ち、このエツチングを利用した加工方法は、まず第4
図(a)〜(C)に示すように、基板1の表面全域に導
電性薄膜2を一様に形成した後、この導電性薄膜2の表
面全域にレジストを塗布してレジスト膜3を形成する。
そして、写真製版工程において、このレジスト膜3を所
望形状に露光することにより、この露光部分を化学変化
させる。次に、現像工程において、レジスト膜3に温水
等を噴霧することにより、このレジスト膜3の未露光部
分のみを除去して、該部分の真下部分に位置する導電性
薄膜2を露出させる。次に、第4図(b)に示すように
、エツチング液を用いたウェット式あるいはエツチング
ガスを用いたドライ式等のエツチング工程において、エ
ツチング処理材4をレジスト膜3の表面および導電性薄
膜2の露出部分に噴射することにより、この導電性菌l
lA2の露出部分を除去して、レジスト膜3が残されて
いる部分の真下に位置する導電性薄膜2のみをレジスト
パターンに対応したパターン形状に残している。
ここで、例えばドライ式エツチングにおいては、プラズ
マあるいはイオンビーム中において科学的活性種を作り
出し、その運動量およびエネルギーを電気的に制御して
、導電性薄膜材料をエツチング加工している。科学的活
性種は、材料によって異なるものであって、ポリシリコ
ンを使用した場合にはCC1,、SF、等が用いられ、
アルミニウムであればCC1,、BCI:+等が用いら
れる。
そして、プラズマ中においてエツチングが進行する理由
は、プラズマ中において発生した科学的活性種と被エツ
チング材料の原子との反応により、掻めて高い蒸気圧の
反応生成物が生じ、これが被エツチング材料から脱離し
て排気されることにより行われる。例えば、CF4プラ
ズマ中において、ポリシリコンがエツチングされる理由
は、St原子が4個のF原子と結合して、SiF4なる
 分子となって気化し、これが排気されるためである。
次に、導電性薄膜2の表面に残されているレジスト3を
除去することにより、第4図(C)に示すように、所望
形状に加工された導電性薄膜2を基板1の表面に得てい
る。
〔発明が解決しようとする問題点〕
従来の導電性薄膜の加工は以上のような工程を経て行わ
れていたので、第4図(C)に示すように、加工された
導電性薄膜の周辺部分に導電性薄膜の膜圧分の段差が生
じてしまうことになる。そして、この段差は基板上に更
に薄膜を形成して多層膜構造とする場合、第5図に示す
ように、上層膜の形状に導電性薄膜の段差形状が反映さ
れて被覆性が悪くなり、これに伴って上層膜に要求され
る絶縁性あるいは導電性等の特性が悪化する問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、導電性薄膜の加工後に出現する基板表面の段
差を低減することができる導電性薄膜の加工方法を提供
することを目的とする。
[問題点を解決するための手段〕 この発明による導電性薄膜の加工方法は、酸化によって
絶縁性となる導電性材料′によって形成された導電性薄
膜の表面に、酸素イオンの透過を阻止する材料によって
所定形状のパターンを有する酸素イオン阻止膜を形成す
る工程と、この酸素イオン阻止膜を含む前記導電性薄膜
の前面に酸素イオンを照射する工程と、熱処理すること
により導電性薄膜の酸素イオン注入部分を酸化させて絶
縁性とする工程とからなるものである。
〔作用〕
このような方法によって導電性薄膜を加工した場合には
、導電性薄膜をエツチング液ること無く、酸素イオンを
注入して絶縁性の酸化膜として残しておくのみでパター
ン形状グすることが可能になるために、これに伴ってそ
の表面が平坦化されることになる。この結果、多層膜を
構成する場合に上層へ影響を与える段差が無くなって、
上層膜の被覆性が向上することになる。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第1
図(a)において、11はシリコン等の基板、12は基
板11の表面全域に対して、酸化によって絶縁性となる
導電性材料によって一様に形成された導電性薄膜として
のポリシリコン薄膜、13はこのポリシリコン薄膜12
の表面全域に対して酸素イオンの透過を阻止する材料に
よって一様に塗布された酸素イオン阻止膜としてのレジ
スト膜である。
次に、このようにポリシリコン薄膜12の表面全域に塗
布されたレジスト膜13は、従来と同様に写真製版工程
において、このレジスト膜13を所望形状に露光するこ
とにより、この露光部分を化学変化させる。次に、現像
工程において、レジスト膜13に温水等を噴霧すること
により、このレジスト膜13における未露光部分のみを
除去して、該部分の真下部分に位置する導電性薄膜12
を第1図(b)に示すように露出させる。
次に、従来行われていたエツチング工程を経ずに、第1
図(b)に示すように、基板11の上方から酸素イオン
14をイオン注入法により注入する。
ここで、ポリシリコン薄膜12の残したい部分の上には
、先の現像工程においてレジスト膜13が残されている
。従って、注入される酸素イオン14は、このレジスト
膜13によって阻止されることから、ポリシリコン薄膜
12はその露出部分のみに酸素イオンが14が注入され
ることになる。
ただし、この酸素イオン14の注入は、できるだけポリ
シリコン薄膜12を透過せずに、ポリシリコン薄膜12
を構成する層全域に酸素イオン14が分布するように行
われることが好ましい。次に、ポリシリコン薄膜12の
上に残されているレジスト膜13を除去した後に、適当
な熱処理を行うと、酸素イオン14が注入された領域の
ポリシリコン薄膜12が、第1図(C)に示すように、
二酸化シリコン15に変化する。
ここで、ポリシリコン薄膜12が二酸化シリコン15に
変化すると、その性質が導体から絶縁体に変化すること
から、係る酸素イオン14の注入領域における電気的特
性は、ポリシリコン薄膜12をエツチング処理により除
去したと同等の効果が得られることになる。
なお、上記適当な熱処理とは、ポリシリコン薄膜12に
酸素イオン14を注入したものを酸化させて絶縁物に変
化させるために必要な処理を称し、ポリシリコンの場合
には800〜1200°Cの熱処理となる。
このようにして加工されたポリシリコン薄膜12の断面
は第1図(C)に示すようになり、またその表面は第2
図に示すようになって、パターンニングされた導電性薄
膜としてのポリシリコン薄膜12の周囲が絶縁体として
の二酸化シリコン15によって埋められた状態となる。
ここで、ポリシリコンが二酸化シリコンに変化する際に
、その体積が約2倍に膨張することから、二酸化シリコ
ンとなる部分の領域はポリシリコンの領域に較べて膜圧
が増加する。しかし、この場合におけるポリシリコン領
域と二酸化シリコン領域の段差は、従来のエツチング法
を使用して導電性薄膜をパターンニングした場合に生ず
る段差に比較して極めて小さいものとなり、略平坦面と
見做すことが出来る程度となる。
従って、第3図に示すように、ポリシリコン薄膜12の
上に更に絶縁膜等の薄膜16を形成する場合、平坦でか
つ均一な厚みとすることが容易に可能となる。この結果
、多層膜を形成する場合、下層の段差による凹凸が大き
な問題となるが、上記導電性薄膜の加工方法を用いるこ
とにより、パターンニングされた導電性薄膜は平面とな
ることから、パターンを有する薄膜を均一に多層化する
ことが可能になる。
なお、上記実施例においては、導電性薄膜の材料として
、ポリシリコンを使用した場合についてめみ説明したが
、この発明はこれに限定されるものではなく、酸素イオ
ンの注入と熱処理により酸化されて絶縁性となる導電性
材料であればいかなる材料であっても良く、このような
条件を満たす材料としては、例えばアルミニウム、アル
ミシリコン、アルミシリコン銅、白金および高融点金属
としてのモリブデン、タングステン、チタンとそのシリ
サイド等がある。また、上記実施例においては、基板上
に直接形成した導電性薄膜を加工する場合について説明
したが、この発明はこれに限定されるものでは無く、積
層膜上でのパターンニングに適用しても同様な効果が得
られることば言うまでもない。
〔発明の効果〕
以上説明したように、この発明によれば導電性薄膜をエ
ッッチタグすること無く、酸素イオンを注入して絶縁性
の酸化膜として残しておくのみでパターンニングするこ
とが可能になるために、これに伴ってその表面が平坦化
されることになる。
この結果、多層膜を構成する場合に上層へ影響を与える
段差が無くなって、上層膜の被覆性が向上することから
、この上層膜の特性を十分に発揮させる平坦な多層膜が
容易に得られる優れた効果がある。
【図面の簡単な説明】
第1図(a)〜(C)はこの発明の一実施例による導電
性薄膜の加工方法を説明するための断面図、第2図はこ
の発明によって加工された導電性薄膜の子図(a)〜(
C)は従来の導電性薄膜の加工方法を説明するための断
面図、第5図は従来の方法によって加工された導電性薄
膜上に絶縁膜を形成した場合の断面図である。 11は基板、12はポリシリコン薄膜(導電性薄膜)、
13はレジスト膜(酸素イオン阻止膜)、14は酸素イ
オン、15は二酸化シリコン、16は絶縁膜。 代理人  大台増雄 (外2名)      ′4′l
″′c″)7゜ 21Z<e) 才2図 才j図 才4 図(cL) う 才4図(b) 24図(C) 手続補正書(自発) 2、発明の名称 導電性薄膜の加工方法 3、補正をする者 事件との関係 特許出願人 住 所     東京都千代田区丸の内二丁目2番3号
。 名 称  (601)三菱電機株式会社代表者志岐守哉 4、代理人 住 所    東京都千代田区丸の内二丁目2番3号5
、補正の対象 り明細書の発明の詳細な説明の欄 、補正の内容 1)明細書第2頁第15行目に「塗布」とあるを、−堆
積」と補正する。 (2)同第2頁第18行目に「塗布された」とあるを、
「堆積された」と補正する。 (3)同第5頁第5行目に「膜圧分の」とあるを、「膜
厚分の」と補正する。 (4)同第6頁第8行目に[エッッチタグするJとある
を、「エツチングするJと補正する。 (5)同第6頁第10行目に「パターニングする」とあ
るを、「パターニングする」と補正する。 6)同第8頁第2行目に「イオンが14」とあるそ、「
イオン14」と補正する。 ?)同第10頁第3行目〜4行目に「パターニングされ
た」とあるを、「パターニングされた」二補正する。 ]8)同第10頁第19行目〜20行目に「パターニン
グに」とあるを、「パターニングに」と補正する。 (9)同第11頁6行目に「パターニングする」とある
を、「パターニングする」と補正する。 ↓・スニ

Claims (4)

    【特許請求の範囲】
  1. (1)酸化によって絶縁性となる導電性材料によって形
    成された導電性薄膜の表面に、酸素イオンの透過を阻止
    する材料によって所定形状のパターンを有する酸素イオ
    ン阻止膜を形成する工程と、この酸素イオン阻止膜を含
    む前記導電性薄膜の前面に酸素イオンを照射する工程と
    、熱処理することにより導電性薄膜の酸素イオン注入部
    分を酸化させて絶縁性とする工程、とからなることを特
    徴とする導電性薄膜の加工方法。
  2. (2)熱処理することにより導電性薄膜の酸素イオン注
    入部分を酸化させて絶縁性とする工程は、酸素イオン阻
    止膜を除去した後に行うことを特徴とする特許請求の範
    囲第1項記載の導電性薄膜の加工方法。
  3. (3)酸素イオン阻止膜は、レジストを塗布して写真製
    版技術を利用して形成することを特徴とする特許請求の
    範囲第1項記載の導電性薄膜の加工方法。
  4. (4)導電性薄膜は、ポリシリコンによって形成される
    ことを特徴とする特許請求の範囲第1項記載の導電性薄
    膜の加工方法。
JP1281887A 1987-01-21 1987-01-21 導電性薄膜の加工方法 Pending JPS63179547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1281887A JPS63179547A (ja) 1987-01-21 1987-01-21 導電性薄膜の加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1281887A JPS63179547A (ja) 1987-01-21 1987-01-21 導電性薄膜の加工方法

Publications (1)

Publication Number Publication Date
JPS63179547A true JPS63179547A (ja) 1988-07-23

Family

ID=11815965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1281887A Pending JPS63179547A (ja) 1987-01-21 1987-01-21 導電性薄膜の加工方法

Country Status (1)

Country Link
JP (1) JPS63179547A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070028A (en) * 1990-06-07 1991-12-03 Siemens Aktiengesellschaft Method for manufacturing bipolar transistors having extremely reduced base-collection capacitance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070028A (en) * 1990-06-07 1991-12-03 Siemens Aktiengesellschaft Method for manufacturing bipolar transistors having extremely reduced base-collection capacitance

Similar Documents

Publication Publication Date Title
JP3236266B2 (ja) パターン形成方法
JPS60138918A (ja) 半導体装置の製造方法
KR920020671A (ko) 골드구조를 가지는 반도체소자의 제조방법
US5963826A (en) Method of forming contact hole and multilayered lines structure
JPS63179547A (ja) 導電性薄膜の加工方法
JPS5810861A (ja) 半導体装置およびその製造方法
JPS61180458A (ja) 半導体装置の製造方法
JPS583261A (ja) 竪型埋め込みキヤパシタの製造方法
JPS5669843A (en) Manufacture of semiconductor device
JPH0467655A (ja) 半導体装置およびその製造方法
JPH06338489A (ja) 金属膜の製造方法
JPS6055631A (ja) 半導体装置の製造方法
JPH0114701B2 (ja)
JPS61113259A (ja) 半導体装置の製造方法
JPH03268328A (ja) 配線形成方法
JPS59194452A (ja) 半導体集積回路装置の製造方法
JPS639952A (ja) 半導体装置の製造方法
JPS62230035A (ja) 半導体装置の製造方法
JPS5841775B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH0330302B2 (ja)
JPS6261334A (ja) パタ−ンの形成方法
JPH02116138A (ja) 半導体装置の製造方法
JPS6092633A (ja) 半導体装置の製法
JPS58197748A (ja) 半導体装置の製造方法
JPS6185823A (ja) 半導体装置