JPS63177554A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63177554A JPS63177554A JP1026287A JP1026287A JPS63177554A JP S63177554 A JPS63177554 A JP S63177554A JP 1026287 A JP1026287 A JP 1026287A JP 1026287 A JP1026287 A JP 1026287A JP S63177554 A JPS63177554 A JP S63177554A
- Authority
- JP
- Japan
- Prior art keywords
- base
- collector
- type
- impurity
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 37
- 238000009826 distribution Methods 0.000 claims abstract description 10
- 230000000694 effects Effects 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001125 extrusion Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に高速スイッチチング用
バイポーラトランジスタを含む半導体装置に関する。
バイポーラトランジスタを含む半導体装置に関する。
従来、この種の半導体装置は、半導体基板表面の一導電
型高濃度の埋込層の上に、−導電型低濃度のエピタキシ
ャル層からなるコレクタを設け、コレクタ表面に反対導
電型のベースを設け、ベース表面に一導電型高濃度のエ
ミッタを設けている。
型高濃度の埋込層の上に、−導電型低濃度のエピタキシ
ャル層からなるコレクタを設け、コレクタ表面に反対導
電型のベースを設け、ベース表面に一導電型高濃度のエ
ミッタを設けている。
第４図は従来の半導体装置の一例の不純物濃度の分布図
である。
である。
この従来例では、埋込層とベースとの間にへ一スの不純
物濃度よりも低濃度のコレクタ領域が設けられている。
物濃度よりも低濃度のコレクタ領域が設けられている。
この例では、ベースと埋込層との距離を十分にとること
によって、エピタキシャル層を形成するときの埋込層中
の不純物の拡散で、コレクタの比抵抗が変動しないよう
にしである。
によって、エピタキシャル層を形成するときの埋込層中
の不純物の拡散で、コレクタの比抵抗が変動しないよう
にしである。
上述した従来の半導体装置は、ベース・コレクタ接合部
近傍のコレクタ領域の不純物濃度がほぼ一定しているの
で、大電流領域におけるベース押出し効果によって遮断
周波数ｆｒが低下し、高速スイッチング特性の優れたも
のが実現しにくいという欠点がある。
近傍のコレクタ領域の不純物濃度がほぼ一定しているの
で、大電流領域におけるベース押出し効果によって遮断
周波数ｆｒが低下し、高速スイッチング特性の優れたも
のが実現しにくいという欠点がある。
本発明の半導体装置は、−導電型のコレクタ領域と該コ
レクタ領域上の反対導電型のベース領域とを少くとも備
えたバイポーラトランジスタを含む半導体装置において
、前記コレクタ及びベース領域の接合部近傍のそれぞれ
の不純物濃度分布が前記接合面に対して互いに対称に傾
斜しかつ前記接合部における不純物濃度が共に１０１６
〜１０１８原子／ ｃｍ ３である。
レクタ領域上の反対導電型のベース領域とを少くとも備
えたバイポーラトランジスタを含む半導体装置において
、前記コレクタ及びベース領域の接合部近傍のそれぞれ
の不純物濃度分布が前記接合面に対して互いに対称に傾
斜しかつ前記接合部における不純物濃度が共に１０１６
〜１０１８原子／ ｃｍ ３である。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の断面図である。
この従来例は、Ｐ型のシリコン基板１表面のＮ＋型の埋
込層２の上に素子分離用の酸化膜４によって仕切られた
Ｎ型のエピタキシャル層３を設け、エピタキシャル層３
の埋込層２に接する部分にイオン注入等によりエピタキ
シャル層３より高濃度のＮ型の不純物層５を形成してエ
ピタキシャル層３及び不純物層５からなるコレクタを設
け、エピタキシャル層３の表面から少くとも不純物層５
に至るＮ＋型の不純物領域６からなるコレクタ引出し部
を設け、エピタキシャル層３表面にＰ型のベース７及び
ベース７の表面にＮ＋型のエミッタ８をそれぞれ設け、
更にエミッタ８．ベース７及びコレクタのそれぞれに接
続する人！電極を設けた構造をしている。
込層２の上に素子分離用の酸化膜４によって仕切られた
Ｎ型のエピタキシャル層３を設け、エピタキシャル層３
の埋込層２に接する部分にイオン注入等によりエピタキ
シャル層３より高濃度のＮ型の不純物層５を形成してエ
ピタキシャル層３及び不純物層５からなるコレクタを設
け、エピタキシャル層３の表面から少くとも不純物層５
に至るＮ＋型の不純物領域６からなるコレクタ引出し部
を設け、エピタキシャル層３表面にＰ型のベース７及び
ベース７の表面にＮ＋型のエミッタ８をそれぞれ設け、
更にエミッタ８．ベース７及びコレクタのそれぞれに接
続する人！電極を設けた構造をしている。
ここで、ベース７及びエミッタ８の不純物濃度の分布は
、第３図に示すように、共に不純物濃度が１０１６原子
／ｃ１１３程度の表面がら深さが０．３〜０．４μｍの
間で形成されるベース・コレクタのＰＮ接合面に、その
近傍で対称に傾斜し、ベース７側は一般的なものとあま
り相違しないが、しがしコレクタ側は、不純物層５が存
在するために、不純物濃度が高くなっている。
、第３図に示すように、共に不純物濃度が１０１６原子
／ｃ１１３程度の表面がら深さが０．３〜０．４μｍの
間で形成されるベース・コレクタのＰＮ接合面に、その
近傍で対称に傾斜し、ベース７側は一般的なものとあま
り相違しないが、しがしコレクタ側は、不純物層５が存
在するために、不純物濃度が高くなっている。
次に、本発明の半導体装置の製造方法の一実施例につい
て、第２図（ａ）〜（ｃ）を参照して説明する。
て、第２図（ａ）〜（ｃ）を参照して説明する。
この実施例は、先ず、第２図（ａ＞に示すように、Ｐ型
のシリコン基板１表面のＮ＋型の埋込層２の上に厚さ１
．０μｍ程度のＮ型のエピタキシャル層３を形成し、更
に、エピタキシャル層３を素子分離用の酸化膜４を形成
することにより仕切る。
のシリコン基板１表面のＮ＋型の埋込層２の上に厚さ１
．０μｍ程度のＮ型のエピタキシャル層３を形成し、更
に、エピタキシャル層３を素子分離用の酸化膜４を形成
することにより仕切る。
次に、第２図（ｂ）に示すように、イオン注入法により
Ｎ型の不純物をエピタキシャル層３に導入して、埋込層
２に接する部分にエピタキシャル層３よりも不純物濃度
の高いＮ型の不純物層５′を形成する。
Ｎ型の不純物をエピタキシャル層３に導入して、埋込層
２に接する部分にエピタキシャル層３よりも不純物濃度
の高いＮ型の不純物層５′を形成する。
次に、第２図（ｃ）に示すように、Ｎ型の不純物を９５
０℃で熱拡散してコレクタ引出し部となるＮ＋型の不純
物領域６を形成した後、イオン注入法等によりＰ型のベ
ース７を形成する。このとき、ベース及びコレクタの不
純物濃度分布は、第３図に示すようになる。
０℃で熱拡散してコレクタ引出し部となるＮ＋型の不純
物領域６を形成した後、イオン注入法等によりＰ型のベ
ース７を形成する。このとき、ベース及びコレクタの不
純物濃度分布は、第３図に示すようになる。
最後に、Ｎ＋型のエミッタ８形成した後、エミッタ、ベ
ース及びコレクタのそれぞれの電極を形成するための窓
を表面上の酸化膜４に開孔し、へｌ電極９を形成すれば
、第１図に示す半導体装置が出来る。
ース及びコレクタのそれぞれの電極を形成するための窓
を表面上の酸化膜４に開孔し、へｌ電極９を形成すれば
、第１図に示す半導体装置が出来る。
以上説明したように本発明は、ベース・コレクタ接合部
近傍のベース及びコレクタそれぞれの不純物濃度分布が
接合面に対して互いに対称に傾斜しかつ接合部における
不純物濃度を共に１０１６〜１０１８原子／ｃ１１３と
することによって、ステップリカバリーダイオードの接
合部分と同じようになり、ベース押し出し効果による大
電流領域での遮断周波数ｆｔの低下を防止し高速スイッ
チング特性の優れた半導体装置を実現出来るという効果
がある。
近傍のベース及びコレクタそれぞれの不純物濃度分布が
接合面に対して互いに対称に傾斜しかつ接合部における
不純物濃度を共に１０１６〜１０１８原子／ｃ１１３と
することによって、ステップリカバリーダイオードの接
合部分と同じようになり、ベース押し出し効果による大
電流領域での遮断周波数ｆｔの低下を防止し高速スイッ
チング特性の優れた半導体装置を実現出来るという効果
がある。
又、本発明では、コレクタの不純物濃度が従来のものよ
り高くなり、ベース・コレクタ間の単位面積あたりの容
量を大きく出来るので、これによってメモリセルを構成
すればα線等放射線に強い半導体記憶装置が実現できる
という効果がある。
り高くなり、ベース・コレクタ間の単位面積あたりの容
量を大きく出来るので、これによってメモリセルを構成
すればα線等放射線に強い半導体記憶装置が実現できる
という効果がある。
第１図は本発明の一実施例の断面図、第２図（ａ）〜（
ｃ）は本発明の半導体装置の製造方法の一実施例の工程
順に示した半導体チップの断面図、第３図は本発明の一
実施例の不純物濃度の分布図、第４図は従来の半導体装
置の一例の不純物濃度の分布図である。 １・・・シリコン基板、２・・・埋込層、３・・・エピ
タキシャル層、４・・・酸化膜、５・・・不純物層、６
・・・不純物領域、７・・・ベース、８・・・エミッタ
、９・・・へｌ電極。
ｃ）は本発明の半導体装置の製造方法の一実施例の工程
順に示した半導体チップの断面図、第３図は本発明の一
実施例の不純物濃度の分布図、第４図は従来の半導体装
置の一例の不純物濃度の分布図である。 １・・・シリコン基板、２・・・埋込層、３・・・エピ
タキシャル層、４・・・酸化膜、５・・・不純物層、６
・・・不純物領域、７・・・ベース、８・・・エミッタ
、９・・・へｌ電極。
Claims (1)
- 一導電型のコレクタ領域と該コレクタ領域上の反対導電
型のベース領域とを少くとも備えたバイポーラトランジ
スタを含む半導体装置において、前記コレクタ及びベー
ス領域の接合部近傍のそれぞれの不純物濃度分布が前記
接合面に対して互いに対称に傾斜しかつ前記接合部にお
ける不純物濃度が共に１０＾１＾６〜１０＾１＾８原子
／ｃｍ＾３であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026287A JPS63177554A (ja) | 1987-01-19 | 1987-01-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1026287A JPS63177554A (ja) | 1987-01-19 | 1987-01-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63177554A true JPS63177554A (ja) | 1988-07-21 |
Family
ID=11745398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1026287A Pending JPS63177554A (ja) | 1987-01-19 | 1987-01-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63177554A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168258A (ja) * | 1985-01-18 | 1986-07-29 | Mitsubishi Electric Corp | 半導体装置 |
-
1987
- 1987-01-19 JP JP1026287A patent/JPS63177554A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168258A (ja) * | 1985-01-18 | 1986-07-29 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122118B2 (ja) | 半導体装置 | |
| US3656034A (en) | Integrated lateral transistor having increased beta and bandwidth | |
| JPS61113270A (ja) | モノリシックトランジスタ論理回路 | |
| JPS63177554A (ja) | 半導体装置 | |
| JPS6155775B2 (ja) | ||
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
| GB1224802A (en) | Semiconductor device and a method of manufacturing the same | |
| EP0851487A1 (en) | Antimony-phosphor buried layer for a MOs FET or like semiconductor device, and method of fabrication | |
| JP2604793B2 (ja) | 半導体装置 | |
| JP2652951B2 (ja) | バイポーラ記憶装置 | |
| JP3128818B2 (ja) | 半導体集積回路 | |
| JPS6084878A (ja) | 負性抵抗特性をもつ半導体装置およびその製造方法 | |
| JPS6347965A (ja) | 半導体集積回路 | |
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPS61288467A (ja) | 半導体装置及びその製造方法 | |
| JPH0312782B2 (ja) | ||
| JPH01187868A (ja) | 半導体装置 | |
| JPS59134B2 (ja) | 半導体集積回路装置 | |
| JPS58210659A (ja) | 半導体装置およびその製造方法 | |
| JPS60137052A (ja) | 半導体集積回路用容量 | |
| JPS6148966A (ja) | 半導体装置の製造方法 | |
| JPS6394676A (ja) | 半導体装置の製造方法 | |
| JPH053192A (ja) | 半導体集積回路 | |
| JPH01228157A (ja) | 半導体装置 |