JPS63175946A - プログラムテスト装置 - Google Patents

プログラムテスト装置

Info

Publication number
JPS63175946A
JPS63175946A JP62005992A JP599287A JPS63175946A JP S63175946 A JPS63175946 A JP S63175946A JP 62005992 A JP62005992 A JP 62005992A JP 599287 A JP599287 A JP 599287A JP S63175946 A JPS63175946 A JP S63175946A
Authority
JP
Japan
Prior art keywords
test
program
result
case
schedule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62005992A
Other languages
English (en)
Inventor
Osamu Yano
矢野 理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd
Priority to JP62005992A priority Critical patent/JPS63175946A/ja
Publication of JPS63175946A publication Critical patent/JPS63175946A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラム開発におけるプログラムの検証の為
のプログラムテストに係り、特にプロゲラムチストスケ
ジューリングに好適なプログラムテスト装置に関する。
〔従来の技術〕
一般にプログラムの正しさを証明する為のプログラムテ
ストは、被テストプログラムに影響を与えない為にテス
トデータの設定やテスト結果のチェック等のテスト環境
の設定を行なうテストプログラムと被テストプログラム
を独立に作成し行なっている。又被テストプログラムの
テストカバレージを向上させる為にテストプログラム内
に何ケースものテストケースを用意しておき、テストを
行なっている。これら複数のテストケースは、テスト作
業の効率を図る為に一度に行なうのが普通であるが、−
回のテストで全てのテストケースが終了することはまれ
であり、多くは正しく終了したテストケースを順次取り
除き不具合の発生したテストケースについて被テストプ
ログラムのバグ1取り除いた上で再テストしている。従
来正しく終了したテストケースを取り除く方法は、エデ
ィタ等によりテストプログラムを削除修正するかテスト
プログラム、被テストプログラムを実行する為のジョブ
制御文を削除修正する方法で行なっており、テスト結果
の正否を機械的に判定し必要テストケースのみを取り出
してテストを行なう点については、配慮されていなかっ
た。
〔発明が解決しようとする問題点〕
上記従来技術は被テストプログラムのテスト結果の正否
を機械的に判定し、不具合の発生したテストケースのみ
を選別実行するテストスケジューリングについて配慮が
されておらず、不具合の発生したテストケースを選別実
行するテストスケジュールは人手依存の作業となってい
た。従って、テスト効率低下およびテスト漏れを引き起
しテスト品質低下を招くという問題があった。
本発明の目的は、被テストプログラムの各テストケース
毎のテスト結果の正否を記憶しプログラムテスト実行時
に各テストケースのテスト結果の正否を機械的に判定し
、テスト済テストケースをパスする形でプログラムテス
トが行えるプログラムテストスケジューリング装置を提
供することにある。
c問題点を解決するための手段〕 上記目的は、各テストケース毎にテスト結果の正否を記
憶するテスト結果記憶テーブルとテストプログラム実行
時に各テストケースのテスト結果を判定するテスト結果
判定機構、テスト結果の判定に従いテスト必要ケースの
みを実行するテストスケジュール機構を備えたプログラ
ムテスト装置により達成される。
〔作用〕
プログラムテスト装置は、テストスケジュール機構、テ
スト結果記憶テーブル、テスト結果判定機構から構成さ
れる。上記のようにテストデータの設定やテスト結果の
出力等のテスト環境の設定は、被テストプログラムから
分離独立したテストプログラムにより行なわれる。この
テストプログラムの実行は、被テストプログラムと同期
を取りながら実行される。まず計算機内のジョブを制御
するジョブディスパッチャよりテストスケジュール機構
に制御が渡される。テストスケジュール機構は、テスト
プログラムを起動しテストプログラムよりテスト実行す
るテストケースNαを受は取る。
テストスケジュール機構は、受は取ったテストケース虱
をテスト結果判定機構に渡しテスト結果判定機構は、受
は取ったテストケースhにもとづきテスト結果記憶テー
ブルをサーチし、テスト結果の正否を判定する。テスト
スケジュール機構は、判定結果をもとに該当テストケー
スをスキップするかどうか決定しスキップする場合は1
次のテストケース迄スキップし、テストする場合はテス
トプログラムが再起動されテスト環境設定が行なわれる
。テスト環境設定後テストスケジューリングによりテス
トプログラムは待ち状態となり、被テストプログラムが
起動されプログラムテストが開始される。被テストプロ
グラムの実行が終了したのち、テストプログラムが再起
動され、予想テス)ト結果とテスト結果を比較し同じ結
果であればテスト正常の印を、結果が異なっていればテ
スト未完の印をテストスケジュール機構に渡す、テスト
スケジュール機構は、テスト結果の正否をテスト結果記
憶テーブルに書き込み次のテストケースに移る0以上に
よって、プログラムテストの実行は未完のテストケース
のみの実行となりテストプログラムに手を加えることな
く必要最小限のテストを行なうことができる。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。第1
図は、プログラムテスト装置1の構成とテストプログラ
ム6、被テストプログラム5.プログラムテスト装置1
の関連を示したものである。
プログラムテスト装置1は、テスト結果の正否をもとに
テストプログラム6、被テストプログラム4を起動する
テストスケジュール機構4から構成される。次にテスト
ケースが5ケースあるプログラムのテストを例に実施例
の動作について第3図により説明する。まず計算機内の
ジョブ制御を行なうジョブディスパッチャよりテストス
ケジュール機構4が起動される。テストスケジュール機
構4は、テストプログラム6を起動しテストプログラム
6は、テスト開始予定のテストケースNαをテストスケ
ジュール機構4に渡す、テストスケジュール機構4は、
テストプログラム6より渡されたテストケース翫をテス
ト結果判定機構4に渡しテスト完了かどうかのチェック
依頼を行なう、テスト結果判定機構4は、依頼されたテ
ストケースNaがテスト結果記憶テーブル2にあるかど
うか確認しあればテスト終了しているかどうかチェック
する。
第2図の例では、テストケース1とテストケース4がテ
スト未完となっており、この2ケースについてテスト実
行することになる。テスト未完のケースについては、テ
ストプログラム6を実行してテストデータの設定等の前
処理を行ない、テストプログラム6を待ち状態にして被
テストプログラム5を実行する。被テストプログラム5
の実行が終り次第テストスケジュール機構4が再起動さ
れる。テストスケジュール機構4は、テストプログラム
6を再起動してプログラムワークエリア。
ファイル等に格納されたテスト結果のチェック等テスト
後処理を行なう、この時予想された結果と異なった場合
、被テストプログラム4にバグが存在することになり、
テスト異常終了したことをテスト結果記憶テーブル2に
セットしテストスケジュール機構4を再起動する。テス
トスケジュール機構4はテストケース全て終了したか確
認し、テスト未完ケースが無ければプログラムテストの
結果をプログラマにリスト出力等の手段で知らせテスト
を終了する。
本実施例によれば複数のテストケースが存在するプログ
ラムテストにおいて、テストを実施すべきかどうかを機
械的に行なうことが可能となりテスト漏れが無くなると
ともにテスト効率の向上を図ることができる。
〔発明の効果〕
本発明によれば、複数のテストケースが存在するプログ
ラムテストにおいてテストすべきテストケースの選択を
機械的に行なうことができるので正常終了したテストケ
ースをテストプログラムから削除するといったテストプ
ログラムの修正やテストケースを意識してテ不トを行な
うといった人手依存のテスト作業を軽減することが可能
になるとともにテスト漏れを無くスことができ、テスト
品質の向上とテスト効率の向上に役立つ効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のプログラムテスト装置の構
成と主記憶装置上のプログラムとの関連図、第2図はテ
スト結果記憶テーブルの構成図とテストプログラム例、
第3図は実施例の制御流れ図である。 1・・・プログラムテスト装置、2・・・テスト結果記
憶テーブル、3・・・テスト結果判定機構、4・・・テ
ストスケジュール機構、5・・・被テストプログラム、
6・・・テストプログラム。

Claims (1)

    【特許請求の範囲】
  1. 1、被テストプログラムを制御するプログラム制御部と
    被テストプログラムをテストする為のテスト環境を整え
    るテストプログラムをスケジユーリングするテストスケ
    ジユーリング部よりなるプログラムテスト装置において
    、被テストプログラムの実行結果の正否を記憶する結果
    記憶部と結果記憶部の内容によりテスト実行スケジユー
    ルを制御するテスト制御部を設けたことを特徴とするプ
    ログラムテスト装置。
JP62005992A 1987-01-16 1987-01-16 プログラムテスト装置 Pending JPS63175946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62005992A JPS63175946A (ja) 1987-01-16 1987-01-16 プログラムテスト装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62005992A JPS63175946A (ja) 1987-01-16 1987-01-16 プログラムテスト装置

Publications (1)

Publication Number Publication Date
JPS63175946A true JPS63175946A (ja) 1988-07-20

Family

ID=11626283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62005992A Pending JPS63175946A (ja) 1987-01-16 1987-01-16 プログラムテスト装置

Country Status (1)

Country Link
JP (1) JPS63175946A (ja)

Similar Documents

Publication Publication Date Title
CN107168879B (zh) 集中配置管理系统测试报告的生成方法及装置
JPH08286932A (ja) ジョブの並列実行制御方法
US6983216B2 (en) Test automation method and tool with dynamic attributes and value sets integration
US8972784B2 (en) Method and device for testing a system comprising at least a plurality of software units that can be executed simultaneously
US6502176B1 (en) Computer system and methods for loading and modifying a control program without stopping the computer system using reserve areas
JP2016164727A (ja) テストケース選択装置
JPS63175946A (ja) プログラムテスト装置
JP2009104490A (ja) プログラムのテスト装置
JP3143330B2 (ja) プログラマブルコントローラ
JPH10289129A (ja) デバック用タスクスケジューラ
JPH1115693A (ja) ソフトウェアのテスト装置および記録媒体
JP7016583B2 (ja) ソフトウェアのテスト方法、システムおよびプログラム
WO2012066635A1 (ja) テスト方法、テスト装置及びテスト実行用プログラム
JPH01258138A (ja) 中央処理装置のテスト方法
JP2002041302A (ja) ジョブ運用管理システムおよび同システムのジョブスケジュールテスト方法
CN115599525A (zh) 一种异步任务的调度方法、装置、设备及存储介质
JP2675081B2 (ja) 演算処理方式
KR100216533B1 (ko) 병행 chill 프로그램의 결정적 재실행을 위한 사건 이력 기록 방법
JP2000057015A (ja) ソフトウェアのテスト装置および記録媒体
JPH07105045A (ja) 情報処理装置機能試験プログラムのデバッグ方式
JPH10187611A (ja) ジョブスケジュールの変更処理方式
JPH05233349A (ja) プログラムモジュールの自動試験ツール
JPH04354019A (ja) ソート処理装置
JPH06332744A (ja) 情報処理装置の試験方法
JPH01185729A (ja) オーバレイ構造プログラム実行方式