JPS63174571A - インバ−タの制御装置 - Google Patents
インバ−タの制御装置Info
- Publication number
- JPS63174571A JPS63174571A JP62004803A JP480387A JPS63174571A JP S63174571 A JPS63174571 A JP S63174571A JP 62004803 A JP62004803 A JP 62004803A JP 480387 A JP480387 A JP 480387A JP S63174571 A JPS63174571 A JP S63174571A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- compensation
- circuit
- current
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000003079 width control Methods 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000006698 induction Effects 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフライホイールダイオードを逆並列に接続した
パワースイッチング素子からなる主回路素子により構成
したブリッジ回路をパルス幅変調制御（ＰＷＭ制御）方
式により制御して直流電源から交流出力をうる可変周波
電圧形インバータの制御装置に関する。
パワースイッチング素子からなる主回路素子により構成
したブリッジ回路をパルス幅変調制御（ＰＷＭ制御）方
式により制御して直流電源から交流出力をうる可変周波
電圧形インバータの制御装置に関する。
従来のこの種のＰＷＭ制御方式のインバータの制御装置
については周知であって各種の実用回路が提案されてい
る。
については周知であって各種の実用回路が提案されてい
る。
第６図は従来のＰＷＭ方式のインバータの制御装置を例
示するブロック図である６第６図において、直流電源１
からフライホイールダイオードを逆並列に接続したパワ
ースイッチング素子（パワートランジスタ）からなる主
回路素子Ｕ、Ｖ、Ｗ。
示するブロック図である６第６図において、直流電源１
からフライホイールダイオードを逆並列に接続したパワ
ースイッチング素子（パワートランジスタ）からなる主
回路素子Ｕ、Ｖ、Ｗ。
Ｕ、Ｖ、Ｗにより構成したブリッジ回路２のスイッチン
グ素子Ｕ、Ｖ、Ｗ、Ｕ、Ｖ、ＷをＰＷＭ制御により交互
に動作させることにより、基本波が正弦波の交流出力と
なるようなパルス８力をえて負荷端子■、■、■に接続
された負荷（誘導電動機）３に供給する。このさいブリ
ッジ回路２の各アーム２Ｕ、２Ｖ、２Ｗを構成する正（
Ｐ）側および負（Ｎ）側の主回路素子Ｕ、Ｕなどが同時
にオンにならないようにそれぞれの駆動信号の切替り時
に両方の信号を同時にオフさせておく期間のデッドタイ
ム１．／ を設ける。
グ素子Ｕ、Ｖ、Ｗ、Ｕ、Ｖ、ＷをＰＷＭ制御により交互
に動作させることにより、基本波が正弦波の交流出力と
なるようなパルス８力をえて負荷端子■、■、■に接続
された負荷（誘導電動機）３に供給する。このさいブリ
ッジ回路２の各アーム２Ｕ、２Ｖ、２Ｗを構成する正（
Ｐ）側および負（Ｎ）側の主回路素子Ｕ、Ｕなどが同時
にオンにならないようにそれぞれの駆動信号の切替り時
に両方の信号を同時にオフさせておく期間のデッドタイ
ム１．／ を設ける。
通常このデッドタイムｔＪ は主回路素子（スイッチ
ング素子）のオフ遅れ時間ｔ、Ｊ＋と設計上のばらつき
に対する余裕時間ｔ＋ｂとの和である。
ング素子）のオフ遅れ時間ｔ、Ｊ＋と設計上のばらつき
に対する余裕時間ｔ＋ｂとの和である。
このＰＷＭ方式のインバータの制御％置において、周波
数設定器１０により周波数設定された３相正弦波発生回
路１１により一般に振幅と周波数の比率がほぼ一定の目
標とする出力指令信号Ｕ’ｋ。
数設定器１０により周波数設定された３相正弦波発生回
路１１により一般に振幅と周波数の比率がほぼ一定の目
標とする出力指令信号Ｕ’ｋ。
ｖ’、 ｗ′を発生し、一方の３角波発生回路１４より
発生するＰＷＭ変調用の３角波信号Ｃとそれぞれ比較器
１２Ｕ、１２Ｖ、１２Ｗにより比較して目標とするスイ
ッチング信号（動作指令信号） Ａｕ。
発生するＰＷＭ変調用の３角波信号Ｃとそれぞれ比較器
１２Ｕ、１２Ｖ、１２Ｗにより比較して目標とするスイ
ッチング信号（動作指令信号） Ａｕ。
Ａｖ、 ＡＪｅえ、この信号によりそれぞれ遅れ回路１
３Ｕ、１３Ｖ、１３Ｗを介してえら九る駆動信号。、τ
、ｖ、ｖ、ｗ、ｗをそれぞれブリッジ回路２（７）７−
ム２Ｕ、２Ｖ、２Ｗ（７）Ｐ側およびＮ個の主回路素子
ｕ、ｕ、ｖ、ｖ、ｗ、ｗに供給する。
３Ｕ、１３Ｖ、１３Ｗを介してえら九る駆動信号。、τ
、ｖ、ｖ、ｗ、ｗをそれぞれブリッジ回路２（７）７−
ム２Ｕ、２Ｖ、２Ｗ（７）Ｐ側およびＮ個の主回路素子
ｕ、ｕ、ｖ、ｖ、ｗ、ｗに供給する。
この場合に同期信号発生回路１５により出力指令信号Ｕ
’、 Ｖ’、 Ｗ’＆ ３角波信号Ｃのゼロクロス点を
共用させる方式を同期ＰＷＭ方式といい、共用を必要と
しない方式を非同期ＰＷＭ方式というが、本発明はいず
九の方式にも適用しうる。なおこのＰＷＭ方式の制御回
路はＰ Ｗ Ｍの演算にマイクロプロセッサを用いて全
デジタル回路で構成できるが基本的な原理は同様である
。
’、 Ｖ’、 Ｗ’＆ ３角波信号Ｃのゼロクロス点を
共用させる方式を同期ＰＷＭ方式といい、共用を必要と
しない方式を非同期ＰＷＭ方式というが、本発明はいず
九の方式にも適用しうる。なおこのＰＷＭ方式の制御回
路はＰ Ｗ Ｍの演算にマイクロプロセッサを用いて全
デジタル回路で構成できるが基本的な原理は同様である
。
第７図は第６図のＰＷＭ制御の基本動作説明図である。
第７図において、Ｕ相については３相正弦波発生回路１
１の目標とする出力信号ピと３角波発生回路１４の３角
波信号Ｃと、比較器１２Ｕの目標とするスイッチング信
号んと、遅れ回路１３Ｕのブラットタイムｔｃ／ （
余裕時間１ｄ）を無視した場合の駆動信号Ｕ、τと、直
流電源１の仮想中性点よりみた負荷端子■の電圧■υ−
０のそれぞれのタイミングを示す。
１の目標とする出力信号ピと３角波発生回路１４の３角
波信号Ｃと、比較器１２Ｕの目標とするスイッチング信
号んと、遅れ回路１３Ｕのブラットタイムｔｃ／ （
余裕時間１ｄ）を無視した場合の駆動信号Ｕ、τと、直
流電源１の仮想中性点よりみた負荷端子■の電圧■υ−
０のそれぞれのタイミングを示す。
なおＶ相、Ｗ相についても同様であって、各相の相互の
関係は位相が２π／３づつ移っていることと、３相の線
間電圧はそれぞれ仮想中性点よりみた負荷端子■、■、
■の電圧Ｖｕ−６１Ｖｖ−ｏｒ Ｖ”−０の差により定
まることは周知である。つぎにデッドタイムｔＪ （
余裕時間ｔＪ２）を設けた場合の動作を説明する。
関係は位相が２π／３づつ移っていることと、３相の線
間電圧はそれぞれ仮想中性点よりみた負荷端子■、■、
■の電圧Ｖｕ−６１Ｖｖ−ｏｒ Ｖ”−０の差により定
まることは周知である。つぎにデッドタイムｔＪ （
余裕時間ｔＪ２）を設けた場合の動作を説明する。
第８図は第６図のＰＷＭ制御のデッドタイムを設けたと
きの電流モードの動作表である。第８図において、説明
の簡単なために主回路素子（スイッチング素子）Ｕなど
は理想的なオン遅れ時間およびオフ遅れ時間ｔｅｌ＋＝
ｏのもので、デッドタイムｔｅｌ は余裕時間ｔあに
等しく ｔ、Ｉｘ ＝ を囚 とし、 Ｕ相のみを例に
示す。まず第６図の負荷端子０に着目すると負荷３の電
流モードとして、電流モード■の負荷電流がアーム２Ｕ
の中点から負荷端子■へ実線矢印方向に流入するモード
と、電流モード＠の負荷電流がアーム２Ｕの中点へ向っ
て負荷端子■より破線矢印方向に流出するモードの２つ
がある。いま電流モード■において駆動信号Ｂ”、 Ｂ
−としてＵ相のアーム２Ｕの主回路素子Ｕ、Ｕヘオン、
オフ信号ｕ＝１、ｕ ＝ Ｏを与えたときには電路は主
回路素子Ｕ（トランジスタ部分）から負荷端子■へ形成
され、このとき負荷端子■は正側電位Ｐヘクランプされ
る。またオフ、オフ信号１１＝０、τ＝Ｏのときには電
路は主回路素子丁（ダイオード部分）から負荷端子■へ
形成され、このとき端子■は負側電位Ｎとなり、主回路
素子「（トランジスタ部分）は逆バイアスされる。また
オフ、オン信号ｕ＝ｏ、ｕ＝１のときには電路は主回路
素子丁（ダイオード部分）から端子■へ形成され、端子
■は負側電位Ｎとなる。一方の電流モードＯにおいてア
ーム２Ｕの主回路素子Ｕ、Ｕへ信号Ｕ＝１．〒＝Ｏを与
えたときには電路は負荷端子■から主回路素子Ｕ（ダイ
オード）へ形成され、端子■は正側電位Ｐヘクランプさ
れる。また信号Ｕ＝Ｏ，ｕ＝ｏのときには電路は端子■
から主回路素子Ｕ（ダイオード部分）へ形成され、端子
■は正側電位Ｐとなる。また信号ｕ＝：ｏ、ｕ＝＝１の
ときには電路は端子■から主回路素子丁（トラ・ンジス
タ）へ形成され、端子◎は負側電位Ｎとなる。
きの電流モードの動作表である。第８図において、説明
の簡単なために主回路素子（スイッチング素子）Ｕなど
は理想的なオン遅れ時間およびオフ遅れ時間ｔｅｌ＋＝
ｏのもので、デッドタイムｔｅｌ は余裕時間ｔあに
等しく ｔ、Ｉｘ ＝ を囚 とし、 Ｕ相のみを例に
示す。まず第６図の負荷端子０に着目すると負荷３の電
流モードとして、電流モード■の負荷電流がアーム２Ｕ
の中点から負荷端子■へ実線矢印方向に流入するモード
と、電流モード＠の負荷電流がアーム２Ｕの中点へ向っ
て負荷端子■より破線矢印方向に流出するモードの２つ
がある。いま電流モード■において駆動信号Ｂ”、 Ｂ
−としてＵ相のアーム２Ｕの主回路素子Ｕ、Ｕヘオン、
オフ信号ｕ＝１、ｕ ＝ Ｏを与えたときには電路は主
回路素子Ｕ（トランジスタ部分）から負荷端子■へ形成
され、このとき負荷端子■は正側電位Ｐヘクランプされ
る。またオフ、オフ信号１１＝０、τ＝Ｏのときには電
路は主回路素子丁（ダイオード部分）から負荷端子■へ
形成され、このとき端子■は負側電位Ｎとなり、主回路
素子「（トランジスタ部分）は逆バイアスされる。また
オフ、オン信号ｕ＝ｏ、ｕ＝１のときには電路は主回路
素子丁（ダイオード部分）から端子■へ形成され、端子
■は負側電位Ｎとなる。一方の電流モードＯにおいてア
ーム２Ｕの主回路素子Ｕ、Ｕへ信号Ｕ＝１．〒＝Ｏを与
えたときには電路は負荷端子■から主回路素子Ｕ（ダイ
オード）へ形成され、端子■は正側電位Ｐヘクランプさ
れる。また信号Ｕ＝Ｏ，ｕ＝ｏのときには電路は端子■
から主回路素子Ｕ（ダイオード部分）へ形成され、端子
■は正側電位Ｐとなる。また信号ｕ＝：ｏ、ｕ＝＝１の
ときには電路は端子■から主回路素子丁（トラ・ンジス
タ）へ形成され、端子◎は負側電位Ｎとなる。
第９図は同じく第６図のＰＷＭ制御のプツトタイムを設
けたときの電流モードの動作タイムチャートである。第
９図において、第８図の動作表の内容に対応したＵ相に
ついての目標とするスイッチング信号（動作指令）んと
、デッドタイムｔｊ を設けた場合の駆動信号ｕ、ｕ
と、直流型′ｇ１の仮想中性点よりみた負荷端子■の出
力電圧Ｖｕ−ｏのそれぞれのタイミングを示す６本図か
ら明らかなように負荷端子■へ流入する電流モード■に
おいては動作指令んに対してデッドタイムｔｄ だけ
電圧■υ−Ｑのハイレベル期間が減少して出力電圧が低
下し、一方の端子■より流出する電流モード＠において
は動作指令Ａｕに対してデッドタイムｔＪ だけ電圧
Ｖ ｕ−ｏのハイレベル期間が増加して出力電圧が上昇
することになる。このことは動作指令Ａｕに対して出力
が追従しないで出力電圧にひずみが発生することを意味
し、このため電動機負荷３の場合には出力電流のひずみ
と出力トルクの減少を生じ、さらには回転が不安定にな
る場合がある。なおこのデッドタイムｔｄ は主回路
素子（スイッチング素子）の特性および設計条件によっ
て定まり、はぼ素子のオフ遅れ時間ｔｄ、と設計上のば
らつきに対する余裕時間ｔＪ２の和として一定の値とな
るため、スイッチング回数の多いほどまた出力デユーテ
ィ比の小さいほどその影響が大きくなる。
けたときの電流モードの動作タイムチャートである。第
９図において、第８図の動作表の内容に対応したＵ相に
ついての目標とするスイッチング信号（動作指令）んと
、デッドタイムｔｊ を設けた場合の駆動信号ｕ、ｕ
と、直流型′ｇ１の仮想中性点よりみた負荷端子■の出
力電圧Ｖｕ−ｏのそれぞれのタイミングを示す６本図か
ら明らかなように負荷端子■へ流入する電流モード■に
おいては動作指令んに対してデッドタイムｔｄ だけ
電圧■υ−Ｑのハイレベル期間が減少して出力電圧が低
下し、一方の端子■より流出する電流モード＠において
は動作指令Ａｕに対してデッドタイムｔＪ だけ電圧
Ｖ ｕ−ｏのハイレベル期間が増加して出力電圧が上昇
することになる。このことは動作指令Ａｕに対して出力
が追従しないで出力電圧にひずみが発生することを意味
し、このため電動機負荷３の場合には出力電流のひずみ
と出力トルクの減少を生じ、さらには回転が不安定にな
る場合がある。なおこのデッドタイムｔｄ は主回路
素子（スイッチング素子）の特性および設計条件によっ
て定まり、はぼ素子のオフ遅れ時間ｔｄ、と設計上のば
らつきに対する余裕時間ｔＪ２の和として一定の値とな
るため、スイッチング回数の多いほどまた出力デユーテ
ィ比の小さいほどその影響が大きくなる。
なおこの種のインバータのＰＷＭ制御におけるデッドタ
イムに対する補償方法としては特開昭５９−１２３４７
８号公報および昭和５８年度電気関係学会東海支部連合
大会論文集第１１５頁に記載の方法が挙げられるが、こ
れらの方法はいずれも電流検出を前提としている。
イムに対する補償方法としては特開昭５９−１２３４７
８号公報および昭和５８年度電気関係学会東海支部連合
大会論文集第１１５頁に記載の方法が挙げられるが、こ
れらの方法はいずれも電流検出を前提としている。
上記従来技術はインバータのブリッジ回路のアームを構
成する主回路素子のデッドタイムの出力におよぼす影響
を補償するのに負荷電流の検出を前提としているため電
流検出器を必要とし回路を複雑にするうえ負荷状態に十
分対応できない問題があった。
成する主回路素子のデッドタイムの出力におよぼす影響
を補償するのに負荷電流の検出を前提としているため電
流検出器を必要とし回路を複雑にするうえ負荷状態に十
分対応できない問題があった。
本発明の目的は電流検出器による負荷電流の検出を行な
わなくても負荷状態に対応して十分に主回路素子のデッ
ドタイムの影響を補償して波形ひずみのない出力のえら
れるインバータの制御装置を提供するにある。
わなくても負荷状態に対応して十分に主回路素子のデッ
ドタイムの影響を補償して波形ひずみのない出力のえら
れるインバータの制御装置を提供するにある。
上記目的は、主回路素子のデッドタイムによりインバー
タの出力が負荷電流の方向などに対応して指令値と異な
る波形となる波形ひずみを補償するには負荷状態に対応
してデッドタイムのタイミングを適切に補正すればよい
のに着目して、第１に各相の１樺とする動作信号Ａ＋
（Ａ＋Ｊ ＋ Ａｗ ＋ Ａ贋）より順次に補償用の余
裕時間ｔｒ、 を主回路素子オフ遅れ時間ｔΔｌ、余裕
時間ｔ」コづつ遅れた信号Ａλｒ Ａ５＋ Ａ４をえ、
これらの信号Ａ（、ん、 Ａ、、 Ａ４より主回路素子
への駆動信号Ｂ＋、 Ｂ”−（ｕ、丁；ｖ。
タの出力が負荷電流の方向などに対応して指令値と異な
る波形となる波形ひずみを補償するには負荷状態に対応
してデッドタイムのタイミングを適切に補正すればよい
のに着目して、第１に各相の１樺とする動作信号Ａ＋
（Ａ＋Ｊ ＋ Ａｗ ＋ Ａ贋）より順次に補償用の余
裕時間ｔｒ、 を主回路素子オフ遅れ時間ｔΔｌ、余裕
時間ｔ」コづつ遅れた信号Ａλｒ Ａ５＋ Ａ４をえ、
これらの信号Ａ（、ん、 Ａ、、 Ａ４より主回路素子
への駆動信号Ｂ＋、 Ｂ”−（ｕ、丁；ｖ。
ｖ；ｗ、ｗ）を第２図の論理式表による補償モードｘ、
ｙ、ｚモードの論理積信号Ａ２Ｘ Ａ３． ＡＩＸ Ａ
４； Ａ２Ｘ Ａ４１ Ａ２Ｘんｃ； ＡＩＸ Ａ４ｔ
んＸ洞として発生し。
ｙ、ｚモードの論理積信号Ａ２Ｘ Ａ３． ＡＩＸ Ａ
４； Ａ２Ｘ Ａ４１ Ａ２Ｘんｃ； ＡＩＸ Ａ４ｔ
んＸ洞として発生し。
これらの補償モードｘ、ｙ、ｚをそれぞれ負荷端子へ電
流が流入する電流モード■、電流の流′出入方向が定ま
らないモード、負荷端子より電流が流出する電流モード
Ｏに対応して選択使用するものとし、第２に上記補償モ
ードＸ、Ｙ、Ｚをインバータの出力電圧位相各θが１周
期の区間において負荷力率角αの可変範囲θ、〈α〈θ
２としてそれぞれ第３図のモード割付表によりθ１≦θ
＜π＋θハ θ。
流が流入する電流モード■、電流の流′出入方向が定ま
らないモード、負荷端子より電流が流出する電流モード
Ｏに対応して選択使用するものとし、第２に上記補償モ
ードＸ、Ｙ、Ｚをインバータの出力電圧位相各θが１周
期の区間において負荷力率角αの可変範囲θ、〈α〈θ
２としてそれぞれ第３図のモード割付表によりθ１≦θ
＜π＋θハ θ。
≦θ＜θ２およびπ＋θ、く０くπ＋０２．Ｏ＜θ〈θ
７およびπ＋〇２≦θ＜２πの範囲にあるのに対応して
選択出力するようにしたインバータの制御装置により達
成される。
７およびπ＋〇２≦θ＜２πの範囲にあるのに対応して
選択出力するようにしたインバータの制御装置により達
成される。
上記のインバータの制御装置では、第１に第４図（イ）
、（ロ）に示すように電流モード■においては信号ＡＩ
、 Ａｊｌ Ａｊｌ Ａ４”り補償モードＸの駆動信号
Ｂす＝ ＡλＸ Ａｖ、Ｂ−＝ ＡＩＸ Ａ４に選択す
ると正側主回路素子のオン状態が目標とする動作信号Ａ
／と同一波形となり、したがって電流モード■の出力電
圧波形が主回路素子（スイッチング素子）のオン・オフ
状態により定まることから動作信号Ａ／と同一信号とな
って波形ひずみがなくなり、かう負側主回路素子への駆
動信号Ｂ−が正側主回路素子のオフ後に余裕時間ｔｄ２
だけ遅れて与えられるからアームが短絡することがなく
、また電流モード■においては補償モードＺの駆動信号
Ｂ −Ａ（Ｘ Ａ４゜Ｂ−＝ ＡＩＸ Ａ３を選択する
と負側主回路素子のオフ状態が動作信号Ａ１のオン波形
と同一波形となり、したがって電流モードＯでは出力電
圧波形が負側主回路素子（スイッチング素子）のオフ・
オン状態により定まることから動作信号Ａ、と同一波形
となって波形ひずみがなくなり、かつアームが短絡する
こともなくなり、なお電流方向の定まらないモードにお
いては補償モードＹの駆動信号を選択すると従来通りの
デッドタイム（ｔｊ＋ ＋ ｔｃ１２）となり、第２に
補償モードｘ、ｙ、ｚを出力電圧位相角Ｏ〜２πの区間
を負荷力率角可変範囲θ７くαくθ２を勘案して第３図
のモード割付表により分割して割り付けると一般に負荷
の種類および運転状態などにより力率が変っても電流モ
ード■、■の確定している出力電圧位相角θの範囲では
補償モードＸ。
、（ロ）に示すように電流モード■においては信号ＡＩ
、 Ａｊｌ Ａｊｌ Ａ４”り補償モードＸの駆動信号
Ｂす＝ ＡλＸ Ａｖ、Ｂ−＝ ＡＩＸ Ａ４に選択す
ると正側主回路素子のオン状態が目標とする動作信号Ａ
／と同一波形となり、したがって電流モード■の出力電
圧波形が主回路素子（スイッチング素子）のオン・オフ
状態により定まることから動作信号Ａ／と同一信号とな
って波形ひずみがなくなり、かう負側主回路素子への駆
動信号Ｂ−が正側主回路素子のオフ後に余裕時間ｔｄ２
だけ遅れて与えられるからアームが短絡することがなく
、また電流モード■においては補償モードＺの駆動信号
Ｂ −Ａ（Ｘ Ａ４゜Ｂ−＝ ＡＩＸ Ａ３を選択する
と負側主回路素子のオフ状態が動作信号Ａ１のオン波形
と同一波形となり、したがって電流モードＯでは出力電
圧波形が負側主回路素子（スイッチング素子）のオフ・
オン状態により定まることから動作信号Ａ、と同一波形
となって波形ひずみがなくなり、かつアームが短絡する
こともなくなり、なお電流方向の定まらないモードにお
いては補償モードＹの駆動信号を選択すると従来通りの
デッドタイム（ｔｊ＋ ＋ ｔｃ１２）となり、第２に
補償モードｘ、ｙ、ｚを出力電圧位相角Ｏ〜２πの区間
を負荷力率角可変範囲θ７くαくθ２を勘案して第３図
のモード割付表により分割して割り付けると一般に負荷
の種類および運転状態などにより力率が変っても電流モ
ード■、■の確定している出力電圧位相角θの範囲では
補償モードＸ。
Ｚを選ぶとともに不確定の範囲では補償モードＹを選ん
で電流検出器などなしで負荷状態に対応させて出力電圧
のひずみを減少できる。
で電流検出器などなしで負荷状態に対応させて出力電圧
のひずみを減少できる。
以下に本発明の一実施例を第１図ないし第５図により説
明する。
明する。
第１図は本発明によるインバータの制御装置の一実施例
を示すブロック図である。第１図において、各図面を通
じて同一符号または記号は同一または相当部分を示すも
のとし、１０は周波数設定！、１１は３相正弦波発生回
路、１２Ｕ、１２Ｖ。
を示すブロック図である。第１図において、各図面を通
じて同一符号または記号は同一または相当部分を示すも
のとし、１０は周波数設定！、１１は３相正弦波発生回
路、１２Ｕ、１２Ｖ。
１２Ｗは比較器、１４は３角波発生回路、１５は周期信
号発生回路、１６Ｕ、１６Ｖ、１６Ｗは遅し回路、１７
Ｕ、１７Ｖ、１７Ｗは遅れ回路、１８Ｕ、１８Ｖ、１８
Ｗは遅れ回路、１９Ｕ。
号発生回路、１６Ｕ、１６Ｖ、１６Ｗは遅し回路、１７
Ｕ、１７Ｖ、１７Ｗは遅れ回路、１８Ｕ、１８Ｖ、１８
Ｗは遅れ回路、１９Ｕ。
１９Ｖ、１９Ｗは補償ロジック回路、２０Ｕ。
２０Ｖ、２０Ｗはモード切替回路、２１は位相検出回路
である。
である。
またインバータの直流電源１と、ブリッジ回路２と、負
荷（誘導電動機）３などは第６図と同様である。
荷（誘導電動機）３などは第６図と同様である。
第２図は第１図の補償ロジック回路１９Ｕ。
１９Ｖ、１９Ｗの論理式表である。まず第１図の制御装
置の比較器１２Ｕ、１２Ｖ、１２Ｗの出力の目標とする
動作指令信号ＡＩ （Ａｌｕ ｒ ＡＩＶ＋ Ａ１．Ｎ
）よＶ遅れ回路１６Ｕ、１６Ｖ、１６Ｗ、遅れ回路１７
Ｕ、１７Ｖ、１７Ｗ、遅れ回路１８Ｕ、１８Ｖ、１８Ｗ
を介して順次に補償用の余裕時間ｔｊ３ ＋オフ遅れ時
間ｔＪ＋ 、余裕時間ｔＪスづつ遅れた信号Ａ２．
ＡＩ、 Ａ４−（Ａｘｕ 、 Ａ２１／ 、
Ａ２１４／ ： ＡＪＬＩ ＋ Ａｙｖ ｒ
Ａｌｗ；Ａａｕ ＋ ＡＡＩ／ ＋ Ａ４１Ａ／）
をえ、これらの信号Ａ／＋Ａ２． Ａ３． Ａ４−ｋ
’Ｊ補償ロジック回路１９ｔＪ、１９Ｖ。
置の比較器１２Ｕ、１２Ｖ、１２Ｗの出力の目標とする
動作指令信号ＡＩ （Ａｌｕ ｒ ＡＩＶ＋ Ａ１．Ｎ
）よＶ遅れ回路１６Ｕ、１６Ｖ、１６Ｗ、遅れ回路１７
Ｕ、１７Ｖ、１７Ｗ、遅れ回路１８Ｕ、１８Ｖ、１８Ｗ
を介して順次に補償用の余裕時間ｔｊ３ ＋オフ遅れ時
間ｔＪ＋ 、余裕時間ｔＪスづつ遅れた信号Ａ２．
ＡＩ、 Ａ４−（Ａｘｕ 、 Ａ２１／ 、
Ａ２１４／ ： ＡＪＬＩ ＋ Ａｙｖ ｒ
Ａｌｗ；Ａａｕ ＋ ＡＡＩ／ ＋ Ａ４１Ａ／）
をえ、これらの信号Ａ／＋Ａ２． Ａ３． Ａ４−ｋ
’Ｊ補償ロジック回路１９ｔＪ、１９Ｖ。
１９Ｗを介して第２回の論理式表による補償モード信号
Ｘ 、 Ｙ 、 Ｚ （Ｘｕ＋ ＹＬ／ｌ ２１．１；
ＸＶｙ Ｙｖｖ Ｚｖ； ７Ｊ’ｔ’４． Ｚ、）を
える。これにより補償モードＸ、Ｙ。
Ｘ 、 Ｙ 、 Ｚ （Ｘｕ＋ ＹＬ／ｌ ２１．１；
ＸＶｙ Ｙｖｖ Ｚｖ； ７Ｊ’ｔ’４． Ｚ、）を
える。これにより補償モードＸ、Ｙ。
Ｚの駆動信号Ｂ”、Ｂ−（ｕ、；ｖ、″ｖ；ｗ、マ）は
論理積ＡｚＸ Ａ３ｖ ＡＩＸ Ａ４−； ＡＩＸ Ａ
４Ｊん×Ａ４； ＡｌＸＡ４． ＡＩＸ Ａ４０）信号
となる。
論理積ＡｚＸ Ａ３ｖ ＡＩＸ Ａ４−； ＡＩＸ Ａ
４Ｊん×Ａ４； ＡｌＸＡ４． ＡＩＸ Ａ４０）信号
となる。
第３図は第１図のモード切替回路２００，２０Ｖ、２０
Ｗのモード割付表である。つぎに第１図の３相正弦波発
生回路１１および位相検出回路２１よりインバータの出
力の位相に関する情報をえ、この位相信号に従いモード
切替回路２０Ｕ、２０Ｖ、２０Ｗを介して第３図の割付
表による補償ロジック回路１９Ｕ、１９Ｖ、１９Ｗ（７
）補償モードＸ、Ｙ、Ｚの選択切替えを行ない主回路素
子Ｕ。
Ｗのモード割付表である。つぎに第１図の３相正弦波発
生回路１１および位相検出回路２１よりインバータの出
力の位相に関する情報をえ、この位相信号に従いモード
切替回路２０Ｕ、２０Ｖ、２０Ｗを介して第３図の割付
表による補償ロジック回路１９Ｕ、１９Ｖ、１９Ｗ（７
）補償モードＸ、Ｙ、Ｚの選択切替えを行ない主回路素
子Ｕ。
Ｕ；Ｖ、ＶＯＷ、Ｗの駆動信号Ｂ”＋Ｂ−（ｕ、ｕ。
ｖ、ｖ、ｗ、ｗ）とする。これにより補償モードＸ、Ｙ
、Ｚはそれぞれ当該７−ム２Ｕ、２Ｖ、２Ｗの負荷端子
■、■、■に電流が流入する電流モードの、電流め流出
入方向の定まらない電流モード、負荷端子Ｏ１■、■か
ら電流が流出する電流モード＠の位相範囲に適用される
。たとえば、インパータノ出力電圧Ｖｕ−ｏ、 ＶＶ−
６，Ｖｗ−ｏと負荷電流Ｉ□ 。
、Ｚはそれぞれ当該７−ム２Ｕ、２Ｖ、２Ｗの負荷端子
■、■、■に電流が流入する電流モードの、電流め流出
入方向の定まらない電流モード、負荷端子Ｏ１■、■か
ら電流が流出する電流モード＠の位相範囲に適用される
。たとえば、インパータノ出力電圧Ｖｕ−ｏ、 ＶＶ−
６，Ｖｗ−ｏと負荷電流Ｉ□ 。
Ｉ＠ 、 ＩＯの間の位相角（力率角）αが負荷３に
より信号Ａ２の電圧位相範囲θｌ〈α〈θ２で可変であ
るとして第３図の割付表により信号んの電圧位相範囲ｏ
≦θ＜θ７．θ、≦θ＜θ２．θユ≦θ＜π＋θ３、π
十〇、りπ＋０２．π＋θユ≦θく２πに対応して補償
モードＺ、Ｙ、Ｘ、Ｙ、Ｚをそれぞれ選択切換えする。
より信号Ａ２の電圧位相範囲θｌ〈α〈θ２で可変であ
るとして第３図の割付表により信号んの電圧位相範囲ｏ
≦θ＜θ７．θ、≦θ＜θ２．θユ≦θ＜π＋θ３、π
十〇、りπ＋０２．π＋θユ≦θく２πに対応して補償
モードＺ、Ｙ、Ｘ、Ｙ、Ｚをそれぞれ選択切換えする。
第４図（イ）、（ロ）は第２図（第１図）のそれぞれ電
流モード■、電流モード■の場合の補償モードｘ、Ｚの
動作タイミングチャートである。
流モード■、電流モード■の場合の補償モードｘ、Ｚの
動作タイミングチャートである。
第４図（イ）において、目標とする動作指令信号Ａ＋（
Ａ＋ｕ）より設計上のばらつきに対する余裕時間ｔＪ３
．主回路素子Ｕ、Ｕのオフ遅れ時間ｔΔｌ。
Ａ＋ｕ）より設計上のばらつきに対する余裕時間ｔＪ３
．主回路素子Ｕ、Ｕのオフ遅れ時間ｔΔｌ。
余裕時間ｔｊコづつ遅れた信号Ａ２＋ Ａ３＋ Ａ４を
え、これより補償モードＸの駆動信号Ｂ （ｕ ） ＝
Ａ２Ｘ Ａ５゜Ｂ−（υ）＝Ａ、ＸＡヰ（第２図）を
えると、主回路素子Ｕのオン状態は信号Ａ３すなわち目
標とする動作指令信号Ａｌと同一波形となり、したがっ
て電流モード■では出力電圧Ｖυ−Ｏの波形は主回路素
子Ｕ（トランジスタ部分）のオン・オフ状態により定ま
ることから目標とする動作指令信号Ａ／と同一波形とな
ってひずみがなくなり、かつ主回路素子Ｕへの駆動信号
Ｂ”−（ｕ）は主回路素子Ｕがオフしてから余裕時間ｔ
Ｊｔだけ遅れて与えるからアーム２ ＴＪが短絡するこ
とがない。また第４図（ロ）において、信号ＡＩｌ Ａ
２． Ａ３Ｆ Ａ４より補償モードＺの駆動信号Ｂ”（
ｕ ） ＝ Ａ＋Ｘ Ａ４． Ｂ−（ｕ ） ＝ Ａｚ
Ｘ ＡＥ（第２・図）をえると、主回路素子Ｕのオフ状
態は信号Ａ、すなわち目標とする動作指令信号Ａ１のオ
ン波形と同一波形となり、したがって電流モード＠では
出力電圧Ｖ、＋ｄの波形は主回路素子Ｕ（）−ランジス
タ部分）のオフ・オン状態により定まることから目標と
する動作指令信号ＡＩと同一波形となってひずみがなく
なり、かつ主回路素子Ｕへの駆動信号Ｂ”（ｕ）は主回
路素子Ｕがオフしてから余裕時間ｔｄまたけ遅れて与え
られるからアーム２Ｕが短絡することかない。なおＶ相
、Ｗ相についてもＵ相と同様である。また補償モードＹ
の駆動信号Ｂ′（ｕ）＝Ａ２Ｘ Ａ４． Ｂ−（ｕ ）
＝ Ａ２Ｘ Ａ４（第２図）をえると、アーム２Ｕの
主回路素子（トランジスタ部分） Ｕ、 Ｕのデッドタ
イムとしてオフ遅れ時間ｔｄ、と余裕時間ｔｄｚの和時
間（ｔＪ＋ ＋ ｔＪｉ ）を与えるのみで、従来通り
であって波形ひずみを除去する効果をもだない。
え、これより補償モードＸの駆動信号Ｂ （ｕ ） ＝
Ａ２Ｘ Ａ５゜Ｂ−（υ）＝Ａ、ＸＡヰ（第２図）を
えると、主回路素子Ｕのオン状態は信号Ａ３すなわち目
標とする動作指令信号Ａｌと同一波形となり、したがっ
て電流モード■では出力電圧Ｖυ−Ｏの波形は主回路素
子Ｕ（トランジスタ部分）のオン・オフ状態により定ま
ることから目標とする動作指令信号Ａ／と同一波形とな
ってひずみがなくなり、かつ主回路素子Ｕへの駆動信号
Ｂ”−（ｕ）は主回路素子Ｕがオフしてから余裕時間ｔ
Ｊｔだけ遅れて与えるからアーム２ ＴＪが短絡するこ
とがない。また第４図（ロ）において、信号ＡＩｌ Ａ
２． Ａ３Ｆ Ａ４より補償モードＺの駆動信号Ｂ”（
ｕ ） ＝ Ａ＋Ｘ Ａ４． Ｂ−（ｕ ） ＝ Ａｚ
Ｘ ＡＥ（第２・図）をえると、主回路素子Ｕのオフ状
態は信号Ａ、すなわち目標とする動作指令信号Ａ１のオ
ン波形と同一波形となり、したがって電流モード＠では
出力電圧Ｖ、＋ｄの波形は主回路素子Ｕ（）−ランジス
タ部分）のオフ・オン状態により定まることから目標と
する動作指令信号ＡＩと同一波形となってひずみがなく
なり、かつ主回路素子Ｕへの駆動信号Ｂ”（ｕ）は主回
路素子Ｕがオフしてから余裕時間ｔｄまたけ遅れて与え
られるからアーム２Ｕが短絡することかない。なおＶ相
、Ｗ相についてもＵ相と同様である。また補償モードＹ
の駆動信号Ｂ′（ｕ）＝Ａ２Ｘ Ａ４． Ｂ−（ｕ ）
＝ Ａ２Ｘ Ａ４（第２図）をえると、アーム２Ｕの
主回路素子（トランジスタ部分） Ｕ、 Ｕのデッドタ
イムとしてオフ遅れ時間ｔｄ、と余裕時間ｔｄｚの和時
間（ｔＪ＋ ＋ ｔＪｉ ）を与えるのみで、従来通り
であって波形ひずみを除去する効果をもだない。
第５図は第３図（第１図）の割付は動作説明図である。
第５図において、たとえば負荷として誘導電動Ｖ＆３を
用いた場合には出力電圧Ｖ−ｏ（基本波）と負荷電流■
■の間の位相角（力率角）αが電動機の容量および極数
と運転条件により信号Ａの電圧位相範囲θ、〈αくθ２
で変化するとすれば、第３図の割付表により信号Ａの電
圧位相範囲ｏ≦θ＜θ２．θ、〈θくθ２．θ２〈θ〈
π＋θ、π＋θ、≦θ〈π＋θ２．π＋θ１≦θ＜２π
に対応して補償モード２、ｙ、ｘ、ｙ、ｚを選択切替え
することにより補償モードＸ、Ｚの範囲において出力電
圧ＶＩＪ−。
用いた場合には出力電圧Ｖ−ｏ（基本波）と負荷電流■
■の間の位相角（力率角）αが電動機の容量および極数
と運転条件により信号Ａの電圧位相範囲θ、〈αくθ２
で変化するとすれば、第３図の割付表により信号Ａの電
圧位相範囲ｏ≦θ＜θ２．θ、〈θくθ２．θ２〈θ〈
π＋θ、π＋θ、≦θ〈π＋θ２．π＋θ１≦θ＜２π
に対応して補償モード２、ｙ、ｘ、ｙ、ｚを選択切替え
することにより補償モードＸ、Ｚの範囲において出力電
圧ＶＩＪ−。
（Ｖ１７−ｏ、 ＶｗＪの波形ひずみを補償することが
でき、たとえば１５°くα＜８５”のときにはθ、＝１
５”、 θユニ８５”として出力区間３Ｃ；Ｏ”のうち
区間２２０°について補償可能である。
でき、たとえば１５°くα＜８５”のときにはθ、＝１
５”、 θユニ８５”として出力区間３Ｃ；Ｏ”のうち
区間２２０°について補償可能である。
本発明によれば、ＰＷＭ方式のインバータの制御におい
てデッドタイムに起因する出力の波形ひずみを大幅に低
減でき、かつ負荷電流の検出などを行なう特別な検出器
も不要にできるうえ、マイクロプロセッサを用いた制御
回路にすれば特に回路を追加する必要もなくなる効果が
ある。
てデッドタイムに起因する出力の波形ひずみを大幅に低
減でき、かつ負荷電流の検出などを行なう特別な検出器
も不要にできるうえ、マイクロプロセッサを用いた制御
回路にすれば特に回路を追加する必要もなくなる効果が
ある。
第１図は本発明によるインバータの制御装置の一実施例
を示すブロック図、第２図は第１図の補償ロジック回路
の論理式衣、第３図は第１図のモード切替回路のモード
割付表、第４図（イ）、（ロ）は第１図（第２図）の補
償モードＸ、Ｚの動作りイムチャート第５図は第１図（
第３図）の割付動作説明図、第６図は従来のインバータ
の制御装置を例示するブロック図、第７図は第６図の基
本動作説明図、第８図は第６図の電流モードの動作表、
第９図は第６図の電流モード動作タイムチャートである
。 １・直流電源、２・・・ブリッジ回路、３・・負荷（誘
ｉｉ電動機）、１０・・周波数設定器、１１・・３相正
弦波発生回路、１２Ｕ、１２Ｖ、１２Ｗ・・・比較器、
１４・・３角波発生回路、１５・・・周期信号発生回路
、１６Ｕ、１６Ｖ、１６Ｗ、１７０，１７Ｖ、１７Ｗ、
１８Ｕ、１８Ｖ、１８Ｗ−遅れ回路、１９Ｕ、１９Ｖ、
１９Ｗ−・補償ロジック回路、２０Ｕ、２０Ｖ、２０Ｗ
−・モード切替回路、２１・・位相検出回路。 第 ５ 図 １．−−−一−−−−′−２、 畢２！２１ ＄４図（」） 、−−−−−−−−一−−−−−−−−−−−−−−−
−−ｊＶ − 弗 ９ 目
を示すブロック図、第２図は第１図の補償ロジック回路
の論理式衣、第３図は第１図のモード切替回路のモード
割付表、第４図（イ）、（ロ）は第１図（第２図）の補
償モードＸ、Ｚの動作りイムチャート第５図は第１図（
第３図）の割付動作説明図、第６図は従来のインバータ
の制御装置を例示するブロック図、第７図は第６図の基
本動作説明図、第８図は第６図の電流モードの動作表、
第９図は第６図の電流モード動作タイムチャートである
。 １・直流電源、２・・・ブリッジ回路、３・・負荷（誘
ｉｉ電動機）、１０・・周波数設定器、１１・・３相正
弦波発生回路、１２Ｕ、１２Ｖ、１２Ｗ・・・比較器、
１４・・３角波発生回路、１５・・・周期信号発生回路
、１６Ｕ、１６Ｖ、１６Ｗ、１７０，１７Ｖ、１７Ｗ、
１８Ｕ、１８Ｖ、１８Ｗ−遅れ回路、１９Ｕ、１９Ｖ、
１９Ｗ−・補償ロジック回路、２０Ｕ、２０Ｖ、２０Ｗ
−・モード切替回路、２１・・位相検出回路。 第 ５ 図 １．−−−一−−−−′−２、 畢２！２１ ＄４図（」） 、−−−−−−−−一−−−−−−−−−−−−−−−
−−ｊＶ − 弗 ９ 目
Claims (1)
- 【特許請求の範囲】 １、フライホイールダイオードを逆並列に接続したパワ
ースイッチング素子により構成したブリッジ回路を介し
て直流電源から交流出力をうるパルス幅制御方式のイン
バータの制御装置において、上記ブリッジ回路のアーム
の目標とする動作信号Ａより順次に補償用の余裕時間ｔ
ｄ＿３、パワースイッチング素子オフ遅れ時間ｔｄ＿１
、余裕時間ｔｄ＿２づつ離れた信号Ａ＿２、Ａ＿３、Ａ
＿４を出力する遅れ回路と、上記信号Ａ＿１、Ａ＿２、
Ａ＿３、Ａ＿４より上記ブリッジ回路のアームの正側、
負側のパワースイッチング素子への駆動信号Ｂ＾＋、Ｂ
＾−をそれぞれ補償モードＸ、Ｙ、Ｚの論理積信号Ａ＿
２×Ａ＿３、＠Ａ＿１＠×＠Ａ＿４＠；Ａ＿２×Ａ＿４
、＠Ａ＿２＠×＠Ａ＿４＠；Ａ＿１×Ａ＿４、＠Ａ＿２
＠×＠Ａ＿３＠として発生する補償ロジック回路と、上
記補償モードＸ、Ｙ、Ｚの駆動信号Ｂ＾＋、Ｂ＾−をイ
ンバータの負荷状態に対応して選択出力する補償モード
切替回路を備えたインバータの制御装置。 ２、上記補償モードＸ、Ｙ、Ｚの駆動信号Ｂ＾＋、Ｂ＾
−をアームの中点から負荷端子へ電流が流入する電流モ
ード、電流の流出入方向の定まらない電流モード、負荷
端子から電流が流出する電流モードに対応して選択出力
する特許請求の範囲第１項記載のインバータの制御装置
。 ３、上記補償モードＸ、Ｙ、Ｚの駆動信号Ｂ＾＋、Ｂ＾
−をアームの出力電圧位相角θが１周期の区間において
負荷力率角αの可変範囲θ＿１＜α＜θ＿２としてθ＿
２＜θ＜π＋θ＿１、θ＿１＜θ＜θ＿２およびπ＋θ
＿１≦θ＜π＋θ＿２、ｏ≦θ＜θ＿１およびπ＋θ＿
２≦θ＜２πの範囲にあるのに対応して選択出力する特
許請求の範囲第１項記載のインバータの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62004803A JPH0815395B2 (ja) | 1987-01-14 | 1987-01-14 | インバ−タの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62004803A JPH0815395B2 (ja) | 1987-01-14 | 1987-01-14 | インバ−タの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63174571A true JPS63174571A (ja) | 1988-07-19 |
| JPH0815395B2 JPH0815395B2 (ja) | 1996-02-14 |
Family
ID=11593922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62004803A Expired - Lifetime JPH0815395B2 (ja) | 1987-01-14 | 1987-01-14 | インバ−タの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815395B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10608572B2 (en) | 2017-10-31 | 2020-03-31 | Nidec Corporation | Motor drive control device |
-
1987
- 1987-01-14 JP JP62004803A patent/JPH0815395B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10608572B2 (en) | 2017-10-31 | 2020-03-31 | Nidec Corporation | Motor drive control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0815395B2 (ja) | 1996-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5178799B2 (ja) | モータ制御装置 | |
| KR920001946B1 (ko) | 인버터의 제어장치 | |
| JP2914251B2 (ja) | インバータ装置 | |
| JPH0832177B2 (ja) | ３相対３相電力変換装置 | |
| JPH08331856A (ja) | 電力変換装置 | |
| JPS63174571A (ja) | インバ−タの制御装置 | |
| JPH10225142A (ja) | インバータのデッドタイム補償回路 | |
| JP3245989B2 (ja) | パルス幅変調制御インバータの制御回路 | |
| WO2019049698A1 (ja) | 電力変換回路および電力変換装置 | |
| JP2582920B2 (ja) | 直流一交流電力変換装置 | |
| JP3409039B2 (ja) | 電力変換装置の制御装置 | |
| JP2001258258A (ja) | Ｐｗｍサイクロコンバータ | |
| JPH09238481A (ja) | 電力変換装置 | |
| JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
| JP4168222B2 (ja) | ゲート信号出力装置 | |
| JP3760774B2 (ja) | 電力変換装置及び多相負荷の駆動制御方法 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JP3246584B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JP4389531B2 (ja) | 電力変換装置 | |
| JPS59139871A (ja) | ブリツジ形３相正弦波インバ−タのパルス幅変調方式 | |
| JPH0614590A (ja) | Ｐｗｍインバータ | |
| JPH11196582A (ja) | 単相入力３相出力電力変換回路 | |
| WO2019102610A1 (ja) | 電力変換装置 | |
| JPS60207464A (ja) | インバ−タの制御回路 | |
| JPH01186172A (ja) | パルス幅変調形インバータ制御装置 |