JPH0815395B2 - インバ−タの制御装置 - Google Patents
インバ−タの制御装置Info
- Publication number
- JPH0815395B2 JPH0815395B2 JP62004803A JP480387A JPH0815395B2 JP H0815395 B2 JPH0815395 B2 JP H0815395B2 JP 62004803 A JP62004803 A JP 62004803A JP 480387 A JP480387 A JP 480387A JP H0815395 B2 JPH0815395 B2 JP H0815395B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- mode
- load
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフライホイールダイオードを逆並列に接続し
たパワースイッチング素子からなる主回路素子により構
成したブリッジ回路をパルス幅変調制御（PWM制御）方
式により制御して直流電源から交流出力をうる可変周波
電圧形インバータの制御装置に関する。
たパワースイッチング素子からなる主回路素子により構
成したブリッジ回路をパルス幅変調制御（PWM制御）方
式により制御して直流電源から交流出力をうる可変周波
電圧形インバータの制御装置に関する。
従来のこの種のPWM制御方式のインバータの制御装置
については周知であって各種の実用回路が提案されてい
る。
については周知であって各種の実用回路が提案されてい
る。
第６図は従来のPWM方式のインバータの制御装置を例
示するブロック図である。第６図において、直流電源１
からフライホイールダイオードを逆並列に接続したパワ
ースイッチング素子（パワートランジスタ）からなる主
回路素子U,V,W,，，により構成したブリッジ回路
２のスイッチング素子U,V,W,，，をPWM制御によ
り交互に動作させることにより、基本波が正弦波の交流
出力となるようなパルス出力をえて負荷端子，，
に接続された負荷（誘導電動機）３に供給する。このさ
いブリッジ回路２の各アーム2U,2V,2Wを構成する正
（Ｐ）側および負（Ｎ）側の主回路素子U,などが同時
にオンにならないようにそれぞれの駆動信号の切替り時
に両方の信号を同時にオフさせておく期間のデッドタイ
ムtdを設ける。
示するブロック図である。第６図において、直流電源１
からフライホイールダイオードを逆並列に接続したパワ
ースイッチング素子（パワートランジスタ）からなる主
回路素子U,V,W,，，により構成したブリッジ回路
２のスイッチング素子U,V,W,，，をPWM制御によ
り交互に動作させることにより、基本波が正弦波の交流
出力となるようなパルス出力をえて負荷端子，，
に接続された負荷（誘導電動機）３に供給する。このさ
いブリッジ回路２の各アーム2U,2V,2Wを構成する正
（Ｐ）側および負（Ｎ）側の主回路素子U,などが同時
にオンにならないようにそれぞれの駆動信号の切替り時
に両方の信号を同時にオフさせておく期間のデッドタイ
ムtdを設ける。
通常このデッドタイムtdは主回路素子（スイッチング
素子）のオフ遅れ時間td1と設計上のばらつきに対する
余裕時間td2との和である。
素子）のオフ遅れ時間td1と設計上のばらつきに対する
余裕時間td2との和である。
このPWM方式のインバータの制御装置において、周波
数設定器10により周波数設定された３相正弦波発生回路
11により一般に振幅と周波数の比率がほぼ一定の目標と
する出力指令信号Ｕ＊,V＊,W＊を発生し、一方の３角波
発生回路14より発生するPWM変調用の３角波信号Ｃとそ
れぞれ比較器12U,12V,12Wにより比較して目標とするス
イッチング信号（動作指令信号）AU,AV,AWをえ、この信
号によりそれぞれ遅れ回路13U,13V,13Wを介してえられ
る駆動信号u,,v,,w,をそれぞれブリッジ回路２の
アーム2U,2V,2WのＰ側およびＮ側の主回路素子U,,V,
,W,に供給する。この場合に同期信号発生回路15に
より出力指令信号Ｕ＊,V＊,W＊と３角波信号Ｃのゼロク
ロス点を共用させる方式を同期PWM方式といい、共用を
必要としない方式を非同期PWM方式というが、本発明は
いずれの方式にも適用しうる。なおこのPWM方式の制御
回路はPWMの演算にマイクロプロセッサを用いて全デジ
タル回路で構成できるが基本的な原理は同様である。
数設定器10により周波数設定された３相正弦波発生回路
11により一般に振幅と周波数の比率がほぼ一定の目標と
する出力指令信号Ｕ＊,V＊,W＊を発生し、一方の３角波
発生回路14より発生するPWM変調用の３角波信号Ｃとそ
れぞれ比較器12U,12V,12Wにより比較して目標とするス
イッチング信号（動作指令信号）AU,AV,AWをえ、この信
号によりそれぞれ遅れ回路13U,13V,13Wを介してえられ
る駆動信号u,,v,,w,をそれぞれブリッジ回路２の
アーム2U,2V,2WのＰ側およびＮ側の主回路素子U,,V,
,W,に供給する。この場合に同期信号発生回路15に
より出力指令信号Ｕ＊,V＊,W＊と３角波信号Ｃのゼロク
ロス点を共用させる方式を同期PWM方式といい、共用を
必要としない方式を非同期PWM方式というが、本発明は
いずれの方式にも適用しうる。なおこのPWM方式の制御
回路はPWMの演算にマイクロプロセッサを用いて全デジ
タル回路で構成できるが基本的な原理は同様である。
第７図は第６図のPWM制御の基本動作説明図である。
第７図において、Ｕ相については３相正弦波発生回路11
の目標とする出力信号Ｕ＊と３角波発生回路14の３角波
信号ｃと、比較器12Uの目標とするスイッチング信号AU
と、遅れ回路13Uのデッットタイムtd（余裕時間td）を
無視した場合の駆動信号u,と、直流電源１の仮想中性
点よりみた負荷端子の電圧VU-Oのそれぞれのタイミン
グを示す。
第７図において、Ｕ相については３相正弦波発生回路11
の目標とする出力信号Ｕ＊と３角波発生回路14の３角波
信号ｃと、比較器12Uの目標とするスイッチング信号AU
と、遅れ回路13Uのデッットタイムtd（余裕時間td）を
無視した場合の駆動信号u,と、直流電源１の仮想中性
点よりみた負荷端子の電圧VU-Oのそれぞれのタイミン
グを示す。
なおＶ相、Ｗ相についても同様であって、各相の相互
の関係は位相が２π/3づつ移っていることと、３相の線
間電圧はそれぞれ仮想中性点よりみた負荷端子，，
の電圧VU-O,VV-O,VW-Oの差により定まることは周知で
ある。つぎにデッドタイムtd（余裕時間td2）を設けた
場合の動作を説明する。
の関係は位相が２π/3づつ移っていることと、３相の線
間電圧はそれぞれ仮想中性点よりみた負荷端子，，
の電圧VU-O,VV-O,VW-Oの差により定まることは周知で
ある。つぎにデッドタイムtd（余裕時間td2）を設けた
場合の動作を説明する。
第８図は第６図のPWM制御のデッドタイムを設けたと
きの電流モードの動作表である。第８図において、説明
の簡単なために主回路素子（スイッチング素子）Ｕなど
は理想的なオン遅れ時間およびオフ遅れ時間td1＝０の
もので、デットタイムtdは余裕時間td2に等しくtd2＝td
とし、Ｕ相のみを例に示す。まず第６図の負荷端子に
着目すると負荷３の電流モードとして、電流モードイの
負荷電流がアーム2Uの中点から負荷端子へ実線矢印方
向に流入するモードと、電流モードロの負荷電流がアー
ム2Uの中点へ向って負荷端子より破線矢印方向に流出
するモードの２つがある。いま電流モードイにおいて駆
動信号B+,B-としてＵ相のアーム2Uの主回路素子U,へ
オン、オフ信号ｕ＝１、＝０を与えたときには電路は
主回路素子Ｕ（トランジスタ部分）から負荷端子へ形
成され、このとき負荷端子は正側電位Ｐへクランプさ
れる。またオフ、オフ信号ｕ＝0,＝０のときには電路
は主回路素子（ダイオード部分）から負荷端子へ形
成され、このとき端子は負側電位Ｎとなり、主回路素
子（トランジスタ部分）は逆バイアスされる。またオ
フ、オン信号ｕ＝0,＝１のときには電路は主回路素子
（ダイオード部分）から端子へ形成され、端子は
負側電位Ｎとなる。一方の電流モードロにおいてアーム
2Uの主回路素子U,へ信号ｕ＝1,＝０を与えたときに
は電路は負荷端子から主回路素子Ｕ（ダイオード）へ
形成され、端子は正側電位Ｐへクランプされる。また
信号ｕ＝0,＝０のときには電路は端子から主回路素
子Ｕ（ダイオード部分）へ形成され、端子は正側電位
Ｐとなる。また信号ｕ＝0,＝１のときには電路は端子
から主回路素子（トランジスタ）へ形成され、端子
は負側電位Ｎとなる。
きの電流モードの動作表である。第８図において、説明
の簡単なために主回路素子（スイッチング素子）Ｕなど
は理想的なオン遅れ時間およびオフ遅れ時間td1＝０の
もので、デットタイムtdは余裕時間td2に等しくtd2＝td
とし、Ｕ相のみを例に示す。まず第６図の負荷端子に
着目すると負荷３の電流モードとして、電流モードイの
負荷電流がアーム2Uの中点から負荷端子へ実線矢印方
向に流入するモードと、電流モードロの負荷電流がアー
ム2Uの中点へ向って負荷端子より破線矢印方向に流出
するモードの２つがある。いま電流モードイにおいて駆
動信号B+,B-としてＵ相のアーム2Uの主回路素子U,へ
オン、オフ信号ｕ＝１、＝０を与えたときには電路は
主回路素子Ｕ（トランジスタ部分）から負荷端子へ形
成され、このとき負荷端子は正側電位Ｐへクランプさ
れる。またオフ、オフ信号ｕ＝0,＝０のときには電路
は主回路素子（ダイオード部分）から負荷端子へ形
成され、このとき端子は負側電位Ｎとなり、主回路素
子（トランジスタ部分）は逆バイアスされる。またオ
フ、オン信号ｕ＝0,＝１のときには電路は主回路素子
（ダイオード部分）から端子へ形成され、端子は
負側電位Ｎとなる。一方の電流モードロにおいてアーム
2Uの主回路素子U,へ信号ｕ＝1,＝０を与えたときに
は電路は負荷端子から主回路素子Ｕ（ダイオード）へ
形成され、端子は正側電位Ｐへクランプされる。また
信号ｕ＝0,＝０のときには電路は端子から主回路素
子Ｕ（ダイオード部分）へ形成され、端子は正側電位
Ｐとなる。また信号ｕ＝0,＝１のときには電路は端子
から主回路素子（トランジスタ）へ形成され、端子
は負側電位Ｎとなる。
第９図は同じく第６図のPWM制御のデットタイムを設
けたときの電流モードの動作タイムチャートである。第
９図において、第８図の動作表の内容に対応したＵ相に
ついての目標とするスイッチング信号（動作指令）A
Uと、デットタイムtdを設けた場合の駆動信号u,と、
直流電源１の仮想中性点よりみた負荷端子の出力電圧
VU-Oのそれぞれのタイミングを示す。本図から明らかな
ように負荷端子へ流入する電流モードイにおいては動
作指令AUに対してデッドタイムtdだけ電圧VU-Oのハイレ
ベル期間が減少して出力電圧が低下し、一方の端子よ
り流出する電流モードロにおいては動作指令AUに対して
デッドタイムtdだけ電圧VU-Oのハイレベル期間が増加し
て出力電圧が上昇することになる。このことは動作指令
AUに対して出力が追従しないで出力電圧にひずみが発生
することを意味し、このため電動機負荷３の場合には出
力電流のひずみと出力トルクの減少を生じ、さらには回
転が不安定になる場合がある。なおこのデットタイムtd
は主回路素子（スイッチング素子）の特性および設計条
件によって定まり、ほぼ素子のオフ遅れ時間td1と設計
上のばらつきに対する余裕時間td2の和として一定の値
となるため、スイッチング回数の多いほどまた出力デュ
ーティ比の小さいほどその影響が大きくなる。
けたときの電流モードの動作タイムチャートである。第
９図において、第８図の動作表の内容に対応したＵ相に
ついての目標とするスイッチング信号（動作指令）A
Uと、デットタイムtdを設けた場合の駆動信号u,と、
直流電源１の仮想中性点よりみた負荷端子の出力電圧
VU-Oのそれぞれのタイミングを示す。本図から明らかな
ように負荷端子へ流入する電流モードイにおいては動
作指令AUに対してデッドタイムtdだけ電圧VU-Oのハイレ
ベル期間が減少して出力電圧が低下し、一方の端子よ
り流出する電流モードロにおいては動作指令AUに対して
デッドタイムtdだけ電圧VU-Oのハイレベル期間が増加し
て出力電圧が上昇することになる。このことは動作指令
AUに対して出力が追従しないで出力電圧にひずみが発生
することを意味し、このため電動機負荷３の場合には出
力電流のひずみと出力トルクの減少を生じ、さらには回
転が不安定になる場合がある。なおこのデットタイムtd
は主回路素子（スイッチング素子）の特性および設計条
件によって定まり、ほぼ素子のオフ遅れ時間td1と設計
上のばらつきに対する余裕時間td2の和として一定の値
となるため、スイッチング回数の多いほどまた出力デュ
ーティ比の小さいほどその影響が大きくなる。
なおこの種のインバータのPWM制御におけるデットタ
イムに対する補償方法として特開昭59−123478号公報お
よび昭和58年度電気関係学会東海支部連合大会論文集第
115頁に記載の方法が挙げられるが、これらの方法はい
ずれも電流検出を前提としている。
イムに対する補償方法として特開昭59−123478号公報お
よび昭和58年度電気関係学会東海支部連合大会論文集第
115頁に記載の方法が挙げられるが、これらの方法はい
ずれも電流検出を前提としている。
上記従来技術はインバータのブリッジ回路のアームを
構成する主回路素子のデッドタイムの出力におよぼす影
響を補償するのに負荷電流の検出を前提としているため
電流検出器を必要とし回路を複雑にするうえ負荷状態に
十分対応できない問題があった。
構成する主回路素子のデッドタイムの出力におよぼす影
響を補償するのに負荷電流の検出を前提としているため
電流検出器を必要とし回路を複雑にするうえ負荷状態に
十分対応できない問題があった。
本発明の目的は電流検出器による負荷電流の検出を行
なわなくても負荷状態に対応して十分に主回路素子のデ
ッドタイムの影響を補償して波形ひずみのない出力のえ
られるインバータの制御装置を提供するにある。
なわなくても負荷状態に対応して十分に主回路素子のデ
ッドタイムの影響を補償して波形ひずみのない出力のえ
られるインバータの制御装置を提供するにある。
上記目的は、主回路素子のデットタイムによりインバ
ータの出力が負荷電流の方向などに対応して指令値と異
なる波形となる波形ひずみを補償するには負荷状態に対
応してデッドタイムのタイミングを適切に補正すればよ
いのに着目して、第１に各相の目標とする動作信号A
1（A1U,A1V,A1W）より順次に補償用の余裕時間td3,主回
路素子オフ遅れ時間td1,余裕時間td2づつ遅れた信号A2,
A3,A4をえ、これらの信号A1,A2,A3,A4により主回路素子
への駆動信号B+,B-（u,;v,;w,）を第２図の論理
式表による補償モードX,Y,Zモードの論理積信号A2×A3, として発生し、これらの補償モードX,Y,Zをそれぞれ負
荷端子へ電流が流入する電流モードイ、電流の流出入方
向が定まらないモード、負荷端子より電流が流出する電
流モードロに対応して選択使用するものとし、第２に上
記補償モードX,Y,Zをインバータの出力電圧位相各θが
１周期の区間において負荷率角αの可変範囲θ１＜α＜
θ２としてそれぞれ第３図のモード割付表によりθ２
θ＜π＋θ1,θ１θ＜θ２およびπ＋θ１＜θ＜π＋
θ2,o＜θ＜θ１およびπ＋θ２θ＜２πの範囲にあ
るのに対応して選択出力するようにしたインバータの制
御装置により達成される。
ータの出力が負荷電流の方向などに対応して指令値と異
なる波形となる波形ひずみを補償するには負荷状態に対
応してデッドタイムのタイミングを適切に補正すればよ
いのに着目して、第１に各相の目標とする動作信号A
1（A1U,A1V,A1W）より順次に補償用の余裕時間td3,主回
路素子オフ遅れ時間td1,余裕時間td2づつ遅れた信号A2,
A3,A4をえ、これらの信号A1,A2,A3,A4により主回路素子
への駆動信号B+,B-（u,;v,;w,）を第２図の論理
式表による補償モードX,Y,Zモードの論理積信号A2×A3, として発生し、これらの補償モードX,Y,Zをそれぞれ負
荷端子へ電流が流入する電流モードイ、電流の流出入方
向が定まらないモード、負荷端子より電流が流出する電
流モードロに対応して選択使用するものとし、第２に上
記補償モードX,Y,Zをインバータの出力電圧位相各θが
１周期の区間において負荷率角αの可変範囲θ１＜α＜
θ２としてそれぞれ第３図のモード割付表によりθ２
θ＜π＋θ1,θ１θ＜θ２およびπ＋θ１＜θ＜π＋
θ2,o＜θ＜θ１およびπ＋θ２θ＜２πの範囲にあ
るのに対応して選択出力するようにしたインバータの制
御装置により達成される。
上記のインバータの制御装置では、第１に第４図
（イ）、（ロ）に示すように電流モードイにおいては信
号A1,A2,A3,A4より補償モードＸの駆動信号B+＝A2×A3, を選択すると正側主回路素子のオン状態が目標とする動
作信号A1と同一波形となり、したがって電流モードイの
出力電圧波形が主回路素子（スイッチング素子）のオン
・オフ状態により定まることから動作信号A1と同一信号
となって波形ひずみがなくなり、かつ負側主回路素子へ
の駆動信号B-が正側主回路素子のオフ後に余裕時間td2
だけ遅れて与えられるからアームが短絡することがな
く、また電流モードロにおいては補償モードＺの駆動信
号B+＝A1×A4, を選択すると負側主回路素子のオフ状態が動作信号A1の
オン波形と同一波形となり、したがって電流モードロで
は出力電圧波形が負側主回路素子（スイッチング素子）
のオフ・オン状態により定まることから動作信号A1と同
一波形となって波形ひずみがなくなり、かつアームが短
絡することもなくなり、なお電流方向の定まらないモー
ドにおいては補償モードＹの駆動信号を選択すると従来
通りのデッドタイム（td1＋td2）となり、第２に補償モ
ードX,Y,Zを出力電圧位相角０〜２πの区間を負荷力率
角可変範囲θ１＜α＜θ２を勘案して第３図のモード割
付表により分割して割り付けると一般に負荷の種類およ
び運転状態などにより力率が変っても電流モードイ、ロ
の確定している出力電圧位相角θの範囲では補償モード
X,Zを選ぶとともに不確定の範囲では補償モードＹを選
んで電流検出器などなしで負荷状態に対応させて出力電
圧のひずみを減少できる。
（イ）、（ロ）に示すように電流モードイにおいては信
号A1,A2,A3,A4より補償モードＸの駆動信号B+＝A2×A3, を選択すると正側主回路素子のオン状態が目標とする動
作信号A1と同一波形となり、したがって電流モードイの
出力電圧波形が主回路素子（スイッチング素子）のオン
・オフ状態により定まることから動作信号A1と同一信号
となって波形ひずみがなくなり、かつ負側主回路素子へ
の駆動信号B-が正側主回路素子のオフ後に余裕時間td2
だけ遅れて与えられるからアームが短絡することがな
く、また電流モードロにおいては補償モードＺの駆動信
号B+＝A1×A4, を選択すると負側主回路素子のオフ状態が動作信号A1の
オン波形と同一波形となり、したがって電流モードロで
は出力電圧波形が負側主回路素子（スイッチング素子）
のオフ・オン状態により定まることから動作信号A1と同
一波形となって波形ひずみがなくなり、かつアームが短
絡することもなくなり、なお電流方向の定まらないモー
ドにおいては補償モードＹの駆動信号を選択すると従来
通りのデッドタイム（td1＋td2）となり、第２に補償モ
ードX,Y,Zを出力電圧位相角０〜２πの区間を負荷力率
角可変範囲θ１＜α＜θ２を勘案して第３図のモード割
付表により分割して割り付けると一般に負荷の種類およ
び運転状態などにより力率が変っても電流モードイ、ロ
の確定している出力電圧位相角θの範囲では補償モード
X,Zを選ぶとともに不確定の範囲では補償モードＹを選
んで電流検出器などなしで負荷状態に対応させて出力電
圧のひずみを減少できる。
以下に本発明の一実施例を第１図ないし第５図により
説明する。
説明する。
第１図は本発明によるインバータの制御装置の一実施
例を示すブロック図である。第１図において、各図面を
通じて同一符号または記号は同一または相当部分を示す
ものとし、10は周波数設定器、11は３相正弦波発生回
路、12U,12V,12Wは比較器、14は３角波発生回路、15は
周期信号発生回路、16U,16V,16Wは遅れ回路、17U,17V,1
7Wは遅れ回路、18U,18V,18Wは遅れ回路、19U,19V,19Wは
補償ロジック回路、20U,20V,20Wはモード切替回路、21
は位相検出回路である。
例を示すブロック図である。第１図において、各図面を
通じて同一符号または記号は同一または相当部分を示す
ものとし、10は周波数設定器、11は３相正弦波発生回
路、12U,12V,12Wは比較器、14は３角波発生回路、15は
周期信号発生回路、16U,16V,16Wは遅れ回路、17U,17V,1
7Wは遅れ回路、18U,18V,18Wは遅れ回路、19U,19V,19Wは
補償ロジック回路、20U,20V,20Wはモード切替回路、21
は位相検出回路である。
またインバータの直流電源１と、ブリッジ回路２と、
負荷（誘導電動機）３などは第６図と同様である。
負荷（誘導電動機）３などは第６図と同様である。
第２図は第１図の補償ロジック回路19U,19V,19Wの論
理式表である。まず第１図の制御装置の比較器12U,12V,
12Wの出力の目標とする動作指令信号A1（A1U,A1V,A1W）
より遅れ回路16U,16V,16W,遅れ回路17U,17V,17W,遅れ回
路18U,18V,18Wを介して順次に補償用の余裕時間td3,オ
フ遅れ時間td1,余裕時間td2づつ遅れた信号A2,A3,A4（A
2U,A2V,A2W;A3U,A3V,A3W;A4U,A4V,A4W）をえ、これらの
信号A1,A2,A3,A4より補償ロジック回路19U,19V,19Wを介
して第２回の論理式表による補償モード信号X,Y,Z（XU,
YU,ZU;XV,YV,ZV;XW,YW,ZW）をえる。これにより補償モ
ードX,Y,Zの駆動信号B+,B-（u,;v,;w,）は論理積
A2×A3, の信号となる。
理式表である。まず第１図の制御装置の比較器12U,12V,
12Wの出力の目標とする動作指令信号A1（A1U,A1V,A1W）
より遅れ回路16U,16V,16W,遅れ回路17U,17V,17W,遅れ回
路18U,18V,18Wを介して順次に補償用の余裕時間td3,オ
フ遅れ時間td1,余裕時間td2づつ遅れた信号A2,A3,A4（A
2U,A2V,A2W;A3U,A3V,A3W;A4U,A4V,A4W）をえ、これらの
信号A1,A2,A3,A4より補償ロジック回路19U,19V,19Wを介
して第２回の論理式表による補償モード信号X,Y,Z（XU,
YU,ZU;XV,YV,ZV;XW,YW,ZW）をえる。これにより補償モ
ードX,Y,Zの駆動信号B+,B-（u,;v,;w,）は論理積
A2×A3, の信号となる。
第３図は第１図のモード切替回路20U,20V,20Wのモー
ド割付表である。つぎに第１図の３相正弦波発生回路11
および位相検出回路21よりインバータの出力の位相に関
する情報をえ、この位相信号に従いモード切替回路20U,
20V,20Wを介して第３図の割付表による補償ロジック回
路19U,19V,19Wの補償モードX,Y,Zの選択切替えを行ない
主回路素子U,;V,,W,の駆動信号B+＋B-（u,,v,
,w,）とする。これにより補償モードX,Y,Zはそれぞ
れ当該アーム2U,2V,2Wの負荷端子，，に電流が流
入する電流モードイ、電流の流出入方向の定まらない電
流モード、負荷端子，，から電流が流出する電流
モードロの位相範囲に適用される。たとえば、インバー
タの出力電圧VU-O,VV-O,VW-Oと負荷電流Ｉ ,I ,I の
間の位相角（力率角）αが負荷３により信号A2の電圧位
相範囲θ１＜α＜θ２で可変であるとして第３図の割付
表により信号A2の電圧位相範囲ｏθ＜θ1,θ１θ＜
θ2,θ２θ＜π＋θ1,π＋θ１π＋θ2,π＋θ２
θ＜２πに対応して補償モードZ,Y,X,Y,Zをそれぞれ選
択切換えする。
ド割付表である。つぎに第１図の３相正弦波発生回路11
および位相検出回路21よりインバータの出力の位相に関
する情報をえ、この位相信号に従いモード切替回路20U,
20V,20Wを介して第３図の割付表による補償ロジック回
路19U,19V,19Wの補償モードX,Y,Zの選択切替えを行ない
主回路素子U,;V,,W,の駆動信号B+＋B-（u,,v,
,w,）とする。これにより補償モードX,Y,Zはそれぞ
れ当該アーム2U,2V,2Wの負荷端子，，に電流が流
入する電流モードイ、電流の流出入方向の定まらない電
流モード、負荷端子，，から電流が流出する電流
モードロの位相範囲に適用される。たとえば、インバー
タの出力電圧VU-O,VV-O,VW-Oと負荷電流Ｉ ,I ,I の
間の位相角（力率角）αが負荷３により信号A2の電圧位
相範囲θ１＜α＜θ２で可変であるとして第３図の割付
表により信号A2の電圧位相範囲ｏθ＜θ1,θ１θ＜
θ2,θ２θ＜π＋θ1,π＋θ１π＋θ2,π＋θ２
θ＜２πに対応して補償モードZ,Y,X,Y,Zをそれぞれ選
択切換えする。
第４図（イ）、（ロ）は第２図（第１図）のそれぞれ
電流モードイ、電流モードロの場合の補償モードX,Zの
動作タイミングチャートである。第４図（イ）におい
て、目標とする動作指令信号A1（A1U）より設計上のば
らつきに対する余裕時間td3、主回路素子U,のオフ遅
れ時間td1、余裕時間td2づつ遅れた信号A2,A3,A4をえ、
これより補償モードＸの駆動信号B+（ｕ）＝A2×A3, （第２図）をえると、主回路素子Ｕのオン状態は信号A3
すなわち目標とする動作指令信号A1と同一波形となり、
したがって電流モードイでは出力電圧VU-Oの波形は主回
路素子Ｕ（トランジスタ部分）のオン・オフ状態により
定まることから目標とする動作指令信号A1と同一波形と
なってひずみがなくなり、かつ主回路素子への駆動信
号B-（）は主回路素子Ｕがオフしてから余裕時間td2
だけ遅れて与えるからアーム2Uが短絡することがない。
また第４図（ロ）において、信号A1,A2,A3,A4より補償
モードＺの駆動信号B+（ｕ）＝A1×A4, （第２図）をえると、主回路素子のオフ状態は信号A3
すなわち目標とする動作指令信号A1のオン波形と同一波
形となり、したがって電流モードロでは出力電圧Vu-Oの
波形は主回路素子（トランジスタ部分）のオフ・オン
状態により定まることから目標とする動作指令信号A1と
同一波形となってひずみがなくなり、かつ主回路素子Ｕ
への駆動信号B+（ｕ）は主回路素子がオフしてから余
裕時間td2だけ遅れて与えられるからアーム2Uが短絡す
ることがない。なおＶ相、Ｗ相についてもＵ相と同様で
ある。また補償モードＹの駆動信号B+（ｕ）＝A2×A4,B
-（）＝２×４（第２図）をえると、アーム2Uの
主回路素子（トランジスタ部分）U,のデッドタイムと
してオフ遅れ時間td1と余裕時間td2の和時間（td1＋t
d2）を与えるのみで、従来通りであって波形ひずみを除
去する効果をもたない。
電流モードイ、電流モードロの場合の補償モードX,Zの
動作タイミングチャートである。第４図（イ）におい
て、目標とする動作指令信号A1（A1U）より設計上のば
らつきに対する余裕時間td3、主回路素子U,のオフ遅
れ時間td1、余裕時間td2づつ遅れた信号A2,A3,A4をえ、
これより補償モードＸの駆動信号B+（ｕ）＝A2×A3, （第２図）をえると、主回路素子Ｕのオン状態は信号A3
すなわち目標とする動作指令信号A1と同一波形となり、
したがって電流モードイでは出力電圧VU-Oの波形は主回
路素子Ｕ（トランジスタ部分）のオン・オフ状態により
定まることから目標とする動作指令信号A1と同一波形と
なってひずみがなくなり、かつ主回路素子への駆動信
号B-（）は主回路素子Ｕがオフしてから余裕時間td2
だけ遅れて与えるからアーム2Uが短絡することがない。
また第４図（ロ）において、信号A1,A2,A3,A4より補償
モードＺの駆動信号B+（ｕ）＝A1×A4, （第２図）をえると、主回路素子のオフ状態は信号A3
すなわち目標とする動作指令信号A1のオン波形と同一波
形となり、したがって電流モードロでは出力電圧Vu-Oの
波形は主回路素子（トランジスタ部分）のオフ・オン
状態により定まることから目標とする動作指令信号A1と
同一波形となってひずみがなくなり、かつ主回路素子Ｕ
への駆動信号B+（ｕ）は主回路素子がオフしてから余
裕時間td2だけ遅れて与えられるからアーム2Uが短絡す
ることがない。なおＶ相、Ｗ相についてもＵ相と同様で
ある。また補償モードＹの駆動信号B+（ｕ）＝A2×A4,B
-（）＝２×４（第２図）をえると、アーム2Uの
主回路素子（トランジスタ部分）U,のデッドタイムと
してオフ遅れ時間td1と余裕時間td2の和時間（td1＋t
d2）を与えるのみで、従来通りであって波形ひずみを除
去する効果をもたない。
第５図は第３図（第１図）の割付け動作説明図であ
る。第５図において、たとえば負荷として誘導電動機３
を用いた場合には出力電圧VU-O（基本波）と負荷電流Ｉ
の間の位相角（力率角）αが電動機の容量および極数
と運転条件により信号Ａの電圧位相範囲θ１＜α＜θ２
で変化するとすれば、第３図の割付表により信号Ａの電
圧位相範囲ｏθ＜θ1,θ１θ＜θ2,θ２θ＜π＋
θ1,π＋θ１θ＜π＋θ2,π＋θ２θ＜２πに対応
して補償モードZ,Y,X,Y,Zを選択切替えすることにより
補償モードX,Zの範囲において出力電圧Vu-O（VV-O,
VW-O）の波形ひずみの補償することができ、たとえば15
゜＜α＜85゜のときにはθ１＝15゜，θ２＝85゜として
出力区間360゜のうち区間220゜について補償可能であ
る。
る。第５図において、たとえば負荷として誘導電動機３
を用いた場合には出力電圧VU-O（基本波）と負荷電流Ｉ
の間の位相角（力率角）αが電動機の容量および極数
と運転条件により信号Ａの電圧位相範囲θ１＜α＜θ２
で変化するとすれば、第３図の割付表により信号Ａの電
圧位相範囲ｏθ＜θ1,θ１θ＜θ2,θ２θ＜π＋
θ1,π＋θ１θ＜π＋θ2,π＋θ２θ＜２πに対応
して補償モードZ,Y,X,Y,Zを選択切替えすることにより
補償モードX,Zの範囲において出力電圧Vu-O（VV-O,
VW-O）の波形ひずみの補償することができ、たとえば15
゜＜α＜85゜のときにはθ１＝15゜，θ２＝85゜として
出力区間360゜のうち区間220゜について補償可能であ
る。
本発明によれば、PWM方式のインバータの制御におい
てデッドタイムに起因する出力の波形ひずみを大幅に低
減でき、かつ負荷電流の検出などを行なう特別な検出器
も不要にできるうえ、マイクロプロセッサを用いた制御
回路にすれば特に回路を追加する必要もなくなる効果が
ある。
てデッドタイムに起因する出力の波形ひずみを大幅に低
減でき、かつ負荷電流の検出などを行なう特別な検出器
も不要にできるうえ、マイクロプロセッサを用いた制御
回路にすれば特に回路を追加する必要もなくなる効果が
ある。
第１図は本発明によるインバータの制御装置の一実施例
を示すブロック図、第２図は第１図の補償ロジック回路
の論理式表、第３図は第１図のモード切替回路のモード
割付表、第４図（イ）、（ロ）は第１図（第２図）の補
償モードX,Zの動作タイムチャート第５図は第１図（第
３図）の割付動作説明図、第６図は従来のインバータの
制御装置を例示するブロック図、第７図は第６図の基本
動作説明図、第８図は第６図の電流モードの動作表、第
９図は第６図の電流モード動作タイムチャートである。 １……直流電源、２……ブリッジ回路、３……負荷（誘
導電動機）、10……周波数設定器、11……３相正弦波発
生回路、12U,12V,12W……比較器、14……３角波発生回
路、15……周期信号発生回路、16U,16V,16W,17U,17V,17
W,18U,18V,18W……遅れ回路、19U,19V,19W……補償ロジ
ック回路、20U,20V,20W……モード切替回路、21……位
相検出回路。
を示すブロック図、第２図は第１図の補償ロジック回路
の論理式表、第３図は第１図のモード切替回路のモード
割付表、第４図（イ）、（ロ）は第１図（第２図）の補
償モードX,Zの動作タイムチャート第５図は第１図（第
３図）の割付動作説明図、第６図は従来のインバータの
制御装置を例示するブロック図、第７図は第６図の基本
動作説明図、第８図は第６図の電流モードの動作表、第
９図は第６図の電流モード動作タイムチャートである。 １……直流電源、２……ブリッジ回路、３……負荷（誘
導電動機）、10……周波数設定器、11……３相正弦波発
生回路、12U,12V,12W……比較器、14……３角波発生回
路、15……周期信号発生回路、16U,16V,16W,17U,17V,17
W,18U,18V,18W……遅れ回路、19U,19V,19W……補償ロジ
ック回路、20U,20V,20W……モード切替回路、21……位
相検出回路。
Claims (3)
- 【請求項１】フライホイールダイオードを逆並列に接続
したパワースイッチング素子により構成したブリッジ回
路を介して直流電源から交流出力をうるパルス幅制御方
式のインバータの制御装置において、上記ブリッジ回路
のアームの目標とする動作信号Ａより順次に補償用の余
裕時間td3,パワースイッチング素子オフ遅れ時間td1,余
裕時間td2づつ離れた信号A2,A3,A4を出力する遅れ回路
と、上記信号A1,A2,A3,A4より上記ブリッジ回路のアー
ムの正側、負側のパワースイッチング素子への駆動信号
B+,B-それぞれ補償モードX,Y,Zの論理積信号A2×A3, として発生する補償ロジック回路と、上記補償モードX,
Y,Zの駆動信号B+,B-をインバータの負荷状態に対応して
選択出力する補償モード切替回路を備えたインバータの
制御装置。 - 【請求項２】上記補償モードX,Y,Zの駆動信号B+,B-をア
ームの中点から負荷端子へ電流が流入する電流モード、
電流の流出入方向の定まらない電流モード、負荷端子か
ら電流が流出する電流モードに対応して選択出力する特
許請求の範囲第１項記載のインバータの制御装置。 - 【請求項３】上記補償モードX,Y,Zの駆動信号B+,B-をア
ームの出力電圧位相角θが１周期の区間において負荷力
率角αの可変範囲θ１＜α＜θ２としてθ２＜θ＜π＋
θ1,θ１＜θ＜θ２およびπ＋θ１θ＜π＋θ2,o
θ＜θ１およびπ＋θ２θ＜２πの範囲にあるのに対
応して選択出力する特許請求の範囲第１項記載のインバ
ータの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62004803A JPH0815395B2 (ja) | 1987-01-14 | 1987-01-14 | インバ−タの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62004803A JPH0815395B2 (ja) | 1987-01-14 | 1987-01-14 | インバ−タの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63174571A JPS63174571A (ja) | 1988-07-19 |
| JPH0815395B2 true JPH0815395B2 (ja) | 1996-02-14 |
Family
ID=11593922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62004803A Expired - Lifetime JPH0815395B2 (ja) | 1987-01-14 | 1987-01-14 | インバ−タの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815395B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10608572B2 (en) | 2017-10-31 | 2020-03-31 | Nidec Corporation | Motor drive control device |
-
1987
- 1987-01-14 JP JP62004803A patent/JPH0815395B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63174571A (ja) | 1988-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001946B1 (ko) | 인버터의 제어장치 | |
| US4564895A (en) | Neutrally clamped PWM half-bridge inverter | |
| KR920017340A (ko) | 교류 모터 구동 시스템 | |
| KR940001915B1 (ko) | 슬립검출장치 및 이를 이용한 압축기의 제어장치 | |
| US5463300A (en) | AC motor controller with 180 degree conductive switches | |
| JP2001314089A (ja) | インバータ制御回路 | |
| JPS62233069A (ja) | 電動機の制御装置 | |
| US7126306B2 (en) | Motor control unit | |
| JPH0815395B2 (ja) | インバ−タの制御装置 | |
| Matsuse et al. | Improved current source GTO inverter-fed induction motor drives with PWM-controlled thyristor converter | |
| US4247887A (en) | AC--AC Converter device | |
| JPH05176594A (ja) | 誘導電動機用インバータ装置 | |
| JP2004364443A (ja) | パルス幅変調形インバータ装置 | |
| JP3376787B2 (ja) | 電力変換器の指令電圧補正装置 | |
| JP3246584B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| US4559593A (en) | Method and apparatus for reducing the number of switching transitions in a voltage source inverter | |
| JP3261998B2 (ja) | インバータ制御装置 | |
| JPS596583B2 (ja) | 電力変換装置 | |
| JPH01186172A (ja) | パルス幅変調形インバータ制御装置 | |
| SU1078578A1 (ru) | Способ квазичастотного регулировани напр жени переменного тока | |
| JPH0614590A (ja) | Ｐｗｍインバータ | |
| JP3775553B2 (ja) | ブラシレスｄｃモータの制御方法 | |
| JPS59139871A (ja) | ブリツジ形３相正弦波インバ−タのパルス幅変調方式 |