JPS63174567A

JPS63174567A - インバ−タ装置

Info

Publication number: JPS63174567A
Application number: JP62006401A
Authority: JP
Inventors: Akinori Hiramatsu; 明則平松; Futoshi Okamoto; 太志岡本; Masataka Mitani; 三谷　正孝
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1987-01-14
Filing date: 1987-01-14
Publication date: 1988-07-19
Anticipated expiration: 2013-04-22
Also published as: JP2742412B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［技術分野１本発明はインバータ装置に関するものである。

［背景技術１＃！８図は従来の自励形のインバータ回路Ｂを用いたイ
ンバータ装置の構成を示し、直流電源（交流電源の整流
電圧も含む）Ｅより直列にトランジスタＱ、％Ｑ２が接
続してあり、トランジスタＱ７、Ｑ２に対し図示の極性
でダイオードＤＩ、Ｄ２を並列に接続しである。トラン
ジスタＱ１と並列にコンデンサＣ１％負荷Ｒ１駆動トラ
ンスＴ１の１次巻線ｎ、の直列回路が接続されでいる。

１大巻Ｈｎ　ｌを有する駆動トランスＴ、は２大巻＠　
ｎ　２、ｎ３を有し、２大巻＃ｉ　ｎ　２はトランジス
タＱ１の制御抵抗Ｒ１に接続され、２大巻＠　ｎ３はト
ランジスタＱ２の制御抵抗Ｒ２に接続されている。負荷
Ｒはインダクタンス上１コンデンサＣ７、放電灯ＬＡと
からなる共振回路を構成しである。更にインバータ回路
Ｂには起動回路ＳＴを設けてあり、この起動回路ＳＴは
以下のように構成している。即ち抵抗Ｒ３とコンデンサ
Ｃ１を直列に接続し、抵抗Ｒ３とコンデンサＣ３の接続
点を例えばダイアックＱ５のような双方向性スイッチ素
子の一端に接続し、そのダイアックＱ、の他端をトラン
ジスタＱ２のベースに接続しである。また抵抗Ｒ１、コ
ンデンサ放電の接続点をダイオードＤ、を介してトラン
ジスタＱ２のコレクタに接続している。

上述したインバータ回路Ｂの動作は次の通りである。即
ち電源スィッチＳＷがオンするとコンデンサＣ３が抵抗
Ｒ１を介して充電される０次いでコンデンサＣ１の電圧
がダイアックＱ、のブレークオーバー電圧に達するとコ
ンデンサＣ３はトランジスタＱ２のベース・エミッタ接
合を介して放電する。この放電によりトランジスタＱ２
が初めで導通する。従って直流電源Ｅ→コンデンサＣ１
→負荷Ｒ→駆動トランスＴ１の１大巻＃ｉ　ｎ　＋→ト
ランノスタＱ２→直流電源Ｅを介して電流が流れてコン
デンサＣ３を充電する。この電流は駆動トランスＴ１の
１大巻＃！ｎ１を流れるから、２個の２大巻＃Ｉｎ２、
ｎ、に電圧が誘起する。２大巻ａｎ３の誘起電圧はトラ
ンジスタＱ２の導通状態を維持する極性（順電圧）を有
する。その後コンデンサＣＩを充電しようとして電流は
増加するが、充電が進むにつれて電流は次第に減少し、
やがて零に近づいた時に、駆動トランスＴ１による帰１
１電圧がトランジスタＱ、には順電圧、トランジスタＱ
２には逆電圧となってトランジスタＱ２はオフし、トラ
ンジスタＱ１はオンする。すると負荷Ｒと駆動トランス
Ｔ１の１次巻線旧とトランジスタＱ１とで閉回路ができ
てコンデンサＣ８は放電を始める。このコンデンサ放電
による振動で以後トランジスタＱ１はオフし、トランジ
スタＱ２をオンさせると云うようにコンデンサＣ１の充
放電を繰返すことによって両トランジスタＱ、、Ｑ２を
交互にオンオフして負荷Ｒに電流を流し、コンデンサＣ
２に発生する共振電圧により放電灯ＬＡが始動点灯する
。

しかしこのような構成において、トランジスタＱ１、Ｑ
２のｈＦＥ（直流電流増幅率）、駆動トランスＴ、のμ
Ｓ（比透磁率）、ｔａｎδ（損失係数）、共振回路を構
成する負荷Ｒ中のイングクタスＬのイングクタス値、コ
ンデンサＣ２の容量値などのバラツキに上り、放電灯た
る負荷Ｒに流れる電流が大幅に変動する。電流が減少し
た時は、規定の照度が得られず、電流が増加した場合は
、放電灯ＬＡに規定値以上の電流が流れ、放電灯ＬＡの
寿命に悪影響を与える。また、トランジスタＱ、％Ｑ２
、インダクタンスＬに大きな電流が流れ発熱量が大きく
なる。以上のような問題点は、直流電ｆｉＥ電圧が変動
した場合にも起きる。

従来より負荷変動補償を行なう放電灯点灯方式として、
第９図に示すような周波数制御方式がよく用いられる。

第１０図はその具体回路例を示したもので、交流を整流
した電源を含む直流電源Ｅを入力として、コンデンサＣ
４、Ｃ３、ダイオードＤ１、Ｄ２、トランジスタＱ４、
Ｑ２によってハーフプッリジ型インバータ回路Ｂが構成
され、負荷ＲとしてチラークコイルＬ、、放電灯ＬＡが
直列接続されると共に放電灯ＬＡに並列にコンデンサＣ
６が接１＆され、直列共振回路を構成している。トラン
ジスタＱ３、Ｑ２の制御は制御回路Ｓによって行なわれ
、負荷電流検出回路Ｆがランプ電流を検出して制御回路
Ｓへフィードバックしている。この構成において、全点
灯時には第１１図（ａ）に示すように、共振周波数より
高いある一定のスイッチング周波数でトランジスタＱ、
、Ｑ２をオンオフさせ、負荷電流が大の際には同図（ｂ
）に示すように、トランジスタＱ、、Ｑ２のスイッチン
グ周波数の設定を上げることにより共振回路のインピー
ダンスを大きくして、ランプ電流を低下させることがで
終る。

しかし上述のような方式では、周波数を可変とするため
、電源帰還雑音が増加したり、周波数を増加した場合ト
ランジスタのスイッチングロスが増加するなど問題点が
あった。

〔発明の目的］本発明は上記の問題点に鑑み為されたものであり、その
目的とするところは周波数を変化させることなく、また
スイッチングトランジスタの損失を増加させることなく
、負荷電流の変動補償を行なうことのできる簡単な回路
構成のインバータ装置を提供するにある。

［発明の開示］本発明は直流電源と、所定周期で交互にオンオフを繰り
返す少なくとも一対のスイッチング素子を含み上記直流
電源の電圧を交流電圧に変換して出力するインバータ回
路と、このインバータ回路の出力により付勢される負荷
とよりなり、上記インバータ回路が、上記所定周期内に
おける上記一対のスイッチング素子の各オン期間の比を
変化させる制御回路と、負荷と直列に接続されるコンデ
ンサとを具備したインバータ装置においで、負荷電流、
出力電圧などの検出出力を上記制御回路に比較器と積分
器とを通して７＜−）’パックする帰′ａ経路を設けた
ことによりインバータ回路の出力の変動を補償すること
を特徴とする。

以下本発明を実施例により説明する。

及１九り本発明インバータ装置による放電灯点灯装置は、直流電
源を電源とし、インダクタンス、コンデンサおよび放電
灯よりなる直列共振回路を負荷とする自励発振式インバ
ータ回路において、インバータ回路を構成する一対のス
イッチング素子の一方の帰還入力端に副スイツチング素
子を並列接続し、該副スイツチング素子の制御端にスイ
ッチ手段を介してインバータ回路の出力の一部を比較器
と積分器とを通して帰還せしめたものであり、自励発振
している一対のスイッチング素子の一方のオン帰還を副
スイツチング素子で強制的に短縮することにより一対の
スイッチング素子のオン、オフ比を可変にするようにし
た点に特徴を有するものである。

第１図はバー７プツリジ型インバータ回路を用いた実施
例を示したものである。同図においてインバータ回路Ｂ
はｔＪｆ１８図と同様に直流電源Ｅを電源とし、ダイオ
ードＤ１、Ｄ２、コンデンサＣ７、Ｃ２、および主スイ
ツチング素子たるトランジスタＱ５、Ｃ２等によって構
成され、負荷ＲとしてインダクタンスＬ、放電灯ＬＡが
直列接続されると共に、放電灯ＬＡに並列にコンデンサ
Ｃ２が接続さ九て、直列共振回路が構成されている。起
動回路ＳＴ１．を第８図回路の起動回路ＳＴと同様に構
成され、電源投入時にインバータ回路Ｂを起動させるた
めのものである。さらにトランジスタＱ２のベース、エ
ミッタ間には副スイツチング素子たるトランジスタＱ、
が抵抗Ｒ２を介して接続される。

トランジスタＱ、のベースには、制御用のトランジスタ
Ｑ、が接続され、これは単安定マルチバイブレータ■Ｃ
２の出力によりオン、オフされる。

尚図中の単安定マルチバイブレータＩＣ，、ＩＣ２は市
販のＩＣ，ＭＣ１４５３８Ｂ、５Ｎ７４１２３Ｎなどに
よって構成される。さらに、トランジスタＱ、のベース
とトランジスタＱ４のコレクタとの接続点は、積分器１
のオペアンプＩＣ４の出力端に抵抗Ｒ２，を介して接続
される。オペアンプＩＣ１は例えばμＰＣ４５１で構ｔ
、される。積分器１は比較器２の出力信号ｑ３を抵抗Ｒ
＋９を介してオペアンプＩＣ４に人力するようになって
いる。比較器２はコンパレータＩＣ３（例えば、μＰＣ
４５１）がらなり、電流トランスＴ２で検出した負荷電
流ＩＬ＾に比例した２次出力をダイオードＤいコンデン
サＣ５で整流平滑して得られた検出出力電圧Ｖｉを基準
電圧ｅと比較する。この基準電圧ｅはツェナーダイオー
ドなどにより得る。

而して電流トランスＴ２、コンパレータＩＣ７、トラン
ジスタＱ、、Ｑい単安定マルチバイブレータＩ　ＣＩ−
Ｉ　Ｃ２等によりインバータ回路Ｂの出力の変動を補償
する制御回路Ｓを構成する。

次に本実施例の動作を第２図及び第３図の波形図により
説明する。まず単安定マルチＩＣ，、ＩＣ２は以下のよ
うな動作をする。つまり単安定マルチバイブレータＩ　
Ｃ＋の入力端Ｂ、には、トランジスタＱ２のＶＣＨを抵
抗Ｒ４、Ｒ５により分圧して得られた電圧ＶＲｓ（第２
図（イ））が入力される。単安定マルチバイブレータ■
Ｃ１の出力＊Ｑ、には、電圧■Ｒ５の立ち下りでハイレ
ベルとなる信号ｑ１が出る。この時間は、コンデンサＣ
７と抵抗Ｒ６で決定される（第２図（ハ）ｉｊ照）。単
安定マルチバイブレークＩＣ，の出力信号Ｑ＋は更に単
安定マルチバイブレータＩ　Ｃ２の入力端Ｂ２に入力さ
れ、単安定マルチバイブレータＩ　Ｃ２の出力端Ｑ２に
は、信号ｑｌの立ち下りでローレベルとなる信号ｑ２が
出力される。信号ｑ２のローレベルの期間はコンデンサ
Ｃ８と抵抗Ｒ７で決定される（第２図（ニ）参照）。

この信号ｑ２は抵抗Ｒ６を介してトランジスタＱ。

のベースに入力され、トランジスタＱ、をオン、オフさ
せる０次に電流トランスＴ２は負荷電流ＩＬＡを検出し
、この検出出力電圧Ｖｉは、比較器２のフンパレータＩ
Ｃ３により基準電圧ｅと比較される。

フンパレータＩＣ，の出力端には、Ｖｉｃｅの時、ロー
レベル、Ｖｉｃｅの時に、ハイレベルトする信号ｑ、が
第３図（イ）のように出力される。この信号ｑ、は更に
積分器１に入力され、その積分器１の出力信号ｑ４は第
３図（０）のようになる。ここで積分器１は反転積分器
を構成するから入出力信号の位相が逆転する。さて信号
ｑ、は抵抗ＲＩＩを介してトランジスタＱ、のベースと
、トランジスタＱ、のコレクタの接続点に入力される。

而して負荷電流ＩＬ＾が増加し、Ｖｉ〉ｅになると、信
号ｑ、が第３図（イ）に示すようにローレベルになり、
積分器１の出力信号ｑ４は第３図（ロ）に示すように直
線的に増加し、トランジスタＱ、はトランジスタＱ４の
オフに同期してオンとなる。これによりトランジスタＱ
２が急速にオフする。この結果トランジスタＱ２のオン
期間はトランジスタＱ。

のオン期間より小さくなり、両トランジスタＱ　ＩｔＱ
２のオン期間はアンバランスとなり、負荷電流■ＬＡが
小さくなる。この原理は既に特願昭６０−１１３７１６
号によって提案しているものである。

その原理を要約すると両トランジスタＱ、、Ｑ２のオン
期間を異ならせることによって正側波形と負側波形とが
同一でない（オンデユーテイが異なる）非対称な交流波
形を形成し、この交流波形をコンデンサＣ１を介して負
荷Ｒに印加すると、コンデンサＣＩによって直流成分が
カットされることになり、非対称性に応じた電力が負荷
Ｒに供給されることになる。従ってトランジスタＱ、、
Ｑ２のオン期間を徐々に変化させて交流出力の非対称性
を変えることによって負荷Ｒに供給される電力を調整で
きることになる。

さて負荷電流ＩＬ＾が小さくなり、やがて、ｖｌくｅと
なると、比較器２のコンパレータＩ　Ｃ３の出力信号ｑ
、がハイレベルとなる。この結果第３図（ロ）に示すよ
うに積分器１の出力信号ｑ４は直線的に減少し、やがで
トランジスタＱ、がオフ状態となりトランジスタＱ、、
Ｑ２のオン期間が等しくなり、負荷電流ＩＬ＾が増加す
る。

以上の動作を繰り返すことにより、負荷電流ＩＬあの出
力波形は第３図（ニ）に示す様になり、その結果として
負荷電流ｒＬＡの検出出力電圧Ｖｉは比較器２の基準電
圧ｅとほぼ等しくなり、負荷電流ＩＬＡも略一定の値と
なる。

本実施例において第３図（ニ）の負荷電流Ｉし＾が変化
する周期Ｔは第１図に示す積分器１の時定数コンデンサ
Ｃ１、抵抗Ｒ３，により決定されるが、周期Ｔが２０　
ｍ５ｅｃ以上の場合負荷電流ＩＬ＾の変動が人間の目に
ちらつきとして認められるので周期Ｔは２０ｗ５ｅｃ以
下とする。尚第２図（ロ）はトランジスタＱ２に流れる
電流１．２、又第３図（ハ）はトランジスタＱ、に流れ
る電流Ｉ０３を、また同図（ホ）は信号ｑ２を示す。

第４図は本実施例を示しており、本実施例ではトランジ
スタＱ２のベースに副スイツチング素子たるトランジス
タＱ、を直列に接続して、２次巻Ａ１ｎ３の出力を抵抗
Ｒ２゜とトランジスタＱ、を介してトランジスタＱ２の
ベースに接続するようになっている。そしてトランジス
タＱ、のベースには制御用のトランジスタＱ４が接続さ
れこのトランジスタＱ４が実施例１と同様に単安定マル
チバイブレータＩ　Ｃ２の出力によりオンオフされる。

さらにトランジスタＱコのベースとトランジスタＱ、の
コレクタの！＆続点には積分器１の出力端が抵抗Ｒ目を
介して接続されている。

以上の構成が実施例１と相違する点であり、他の構成は
実施例１と同様となっている６次に本実施例の動作を第
５図及び第６図の波形図により説明する６まず単安定マ
ルチ■Ｃい　■Ｃ２は以下のような動作をする。つまり
単安定マルチバイブレータＩＣ，の入力端Ｂ、には、ト
ランジスタＱ２のＶＣＥを抵抗Ｒ，，Ｒ，により分圧し
て得られた電圧ＶＲ５（第５図（イ））が入力される。

単安定マルチバイブレータＩＣ１の出力端Ｑ、には、電
圧■ＲＳの立ち下りでハイレベルとなる信号ｑ１が出る
。この期間は、コンデンサＣアと抵抗Ｒ６で決定される
（第５図（ハ）参照）。単安定マルチバイブレータＩＣ
，の出力信号ｑ１は更に単安定マルチバイブレータＩＣ
２の入力端Ｂ２に入力され、単安定マルチパイプレーク
ＩＣ２の出力ｙＩＩＱ２には、信号Ｑ＋の立ち下りでハ
イレベルとなる信号ｑ２が出力される。信号ｑ２のハイ
レベルの期間はコンデンサＣ８と抵抗Ｒ７で決定される
（１５図（ニ）参照）。

この信号ｑ２は抵抗Ｒ８を介してトランジスタＱ４のベ
ースに入力され、トランジスタＱ、をオン、オフさせる
０次に電流トランスＴ２は負荷電流ＩＬＡを検出し、こ
の検出出力電圧Ｖｉは、比較器２のフンパレータＩＣ３
により基準電圧ｅと比較される。

フンパレータ■Ｃ３の出力端には、Ｖｉｃｅの時、ロー
レベル、Ｖｉｃｅの時に、ハイレベルトナル信号ｑ３が
第６図（イ）のように出力される。この信号ｑ、は更に
積分器１に入力され、その積分５１の出力信号ｑ４は第
６図（ロ）のようになる、ここで積分器１は反転積分器
を構成するから入出力信号の位相が逆転する。さて信号
ｑ、は抵抗Ｒ１８を介してトランジスタＱ、のベースと
、トランジスタＱ４のコレクタの接続点に入力される。

而して負荷電流ＩＬ＾が増加し、Ｖｉｃｅになると、信
号ｑ、が第６図（イ）に示すようにローレベルになり、
積分器１の出力信号ｑ４は第６図（ロ）に示すように直
線的に増加し、トランジスタＱ、はトランジスタＱ、の
オンに同期してオフとなる。これによりトランジスタＱ
２が急速にオフする。この結果トランジスタＱ２のオン
期間はトランジスタＱ。

のオン期間より小さくなり、両トランジスタＱ　＋ｔＱ
２のオン期間はアンバランスとなり、負荷電流■Ｌ＾が
小さくなる。

さて負荷電流ｒＬＡが小さくなり、やがて、Ｖｌ〈ｅと
なると、比較器２のコンパレータエＣ１の出力Ｆｔｑ−
がハイレベルとなる。この結果第６図（ロ）に示すよう
に積分器１の出力信号ｑ、は直線的に減少し、やがてト
ランジスタＱコがオフ状態となりトランジスタＱ、、Ｑ
２のオン期間が等しくなり、負荷電流■Ｌ＾が増加する
。

以上の動作を繰り返すことにより、負荷電流■Ｌ２、の
出力波形は第６図（ニ）に示す様になり、その結果とし
て負荷電流ｒＬＡの検出出力電圧Ｖｉは比較器２の基準
電圧ｅとほぼ等しくなり、負荷電流１Ｌ＾も略一定の値
となる。

本実施例において第６図（ニ）の負荷電流ＩＬ＾が変化
する周期Ｔは第４図に示す積分器１の時定数コンデンサ
Ｃｇ、抵抗ＲＣｔにより決定されるが、周期Ｔが２０　
ｍ５ｅｃ以上の場合負荷電流■Ｌ＾の変動が人間の目に
ちらつきとして認められるので周期Ｔは２０　ｍ５ｅｃ
以下とする。尚第５図（ロ）はトランジスタＱ、に流れ
る電流■０２、又第６図（ハ）はトランジスタＱ、に流
れる電流ＩＱ４を、また同図（ホ）は信号ｑ２を示す。

Ｋ車重」− 上記実施例１，２が共に負荷電流■Ｌ八に対応した検出
出力電圧Ｖｉを比較器２の入力とするものであるに対し
て、本実施例は入力電圧を抵抗Ｒ２１ｔＲ２２により分
圧検出してその検出電圧を比較器２に入力するようにし
たもので、その他の構成、動作は実施例１と同様である
。

［発明の効果１本発明は直流電源と、所定周期で交互にオンオフを繰り
返す少なくとも一対のスイッチング素子を含み上記直流
電源の電圧を交流電圧に変換して出力するインバータ回
路と、このインバータ回路の出力により付勢される負荷
とよりなり、上記インバータ回路が、上記所定周期内に
おける上記一対のスイッチング素子の各オン期間の比を
変化させる制御回路と、負荷と直列に接続されるコンデ
ンサとを具備したインバータ装置において、負荷電流、
入力電圧などの検出出力を上記制御回路に比較器と積分
器とを介してフィードバックする帰還経路を設けたこと
により、インバータ回路の出力の変動を補償することが
でき、その結果インバータ回路の発振周波数を変えるこ
となく負荷変動補償ができ、雑音の発生防止やスイッチ
ング素子のスイッチグロスの低減などに有利であるとい
効果を奏する。

【図面の簡単な説明】

第１図は本発明の実施例１の回路図、第２図及び第３図
は同上の動作説明用の波形図、第４図は本発明の実施例
２の回路図、第５図及び第６図は同上の動作説明用波形
図、第７図は本発明の実施例３の回路図、第８図は従来
例の回路図、第９図は他の従来例の回路構成図、第１０
図は同上の回路図、第１１図は同上の動作説明用波形図
である。Ｒ・・・負荷、Ｅ・・・直流電源、Ｂ・・・インバータ
回路、Ｑ、、Ｑ、・・・トランジスタ、Ｓ・・・制御回
路、１・・・積分器、２・・・比較器である。

Claims

【特許請求の範囲】

（１）直流電源と、所定周期で交互にオンオフを繰り返
す少なくとも一対のスイッチング素子を含み上記直流電
源の電圧を交流電圧に変換して出力するインバータ回路
と、このインバータ回路の出力により付勢される負荷と
よりなり、上記インバータ回路が、上記所定周期内にお
ける上記一対のスイッチング素子の各オン期間の比を変
化させる制御回路と、負荷と直列に接続されるコンデン
サとを具備したインバータ装置において、負荷電流、入
力電圧などの検出出力を上記制御回路に比較器と積分器
とを通してフィードバックする帰還経路を設けて成るこ
とを特徴とするインバータ装置。