JPS63174015A - 薄膜トランジスタ液晶表示装置及びその製造方法 - Google Patents
薄膜トランジスタ液晶表示装置及びその製造方法Info
- Publication number
- JPS63174015A JPS63174015A JP62004806A JP480687A JPS63174015A JP S63174015 A JPS63174015 A JP S63174015A JP 62004806 A JP62004806 A JP 62004806A JP 480687 A JP480687 A JP 480687A JP S63174015 A JPS63174015 A JP S63174015A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- pixel electrode
- opaque
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 11
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000010408 film Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000011521 glass Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は良好なコントラストが得られる薄膜トランジス
タ（Ｔ Ｐ Ｔ ： Ｔｈ１ｎ Ｆｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ）液晶表示装置に関する。
タ（Ｔ Ｐ Ｔ ： Ｔｈ１ｎ Ｆｉｌｍ Ｔｒａｎｓ
ｉｓｔｏｒ）液晶表示装置に関する。
ＴＰＴ液晶表示装置は複数の微小画素電極をマトリクス
配列し、各画素電極を各々に対応して設けたＭＯ３型ト
ランジスタからなるＴＰＴによりスイッチング動作させ
ている。この場合、ＴＰＴ及び画素電極はガラス基板上
に配列しているが、画素領域以外を不透明膜で覆うこと
により画素領、載板外からの光の通過を防止し、これに
より画素電極部で表示される画像のコントラストの向上
を図る試みがなされている。
配列し、各画素電極を各々に対応して設けたＭＯ３型ト
ランジスタからなるＴＰＴによりスイッチング動作させ
ている。この場合、ＴＰＴ及び画素電極はガラス基板上
に配列しているが、画素領域以外を不透明膜で覆うこと
により画素領、載板外からの光の通過を防止し、これに
より画素電極部で表示される画像のコントラストの向上
を図る試みがなされている。
この例として例えば特開昭６０−９７３８２号に記載の
ものがある。これは、不透明絶縁膜をガラス基板の全面
に形成した上で、画素電橋部分の不透明膜を除去してこ
こに画素電極を形成し、不透明膜上にＴＰＴを形成する
構成となっている。
ものがある。これは、不透明絶縁膜をガラス基板の全面
に形成した上で、画素電橋部分の不透明膜を除去してこ
こに画素電極を形成し、不透明膜上にＴＰＴを形成する
構成となっている。
この従来の構成では、ガラス基板の全面に形成した不透
明膜をエツチング除去した際にエツチング残りが画素電
極部に生じたり、オーバエツチングによってガラス基板
が白濁し、透過率が低下して画像の鮮鋭度やコントラス
トの低下を招くという問題が生じる。
明膜をエツチング除去した際にエツチング残りが画素電
極部に生じたり、オーバエツチングによってガラス基板
が白濁し、透過率が低下して画像の鮮鋭度やコントラス
トの低下を招くという問題が生じる。
また、不透明膜のエツチング開口部と画素電極とのマス
ク合わせにずれが生じると、このずれの分画素面積が低
減され、所謂開口率が低下して高明度の画像を得ること
が難しくなるという問題もある。
ク合わせにずれが生じると、このずれの分画素面積が低
減され、所謂開口率が低下して高明度の画像を得ること
が難しくなるという問題もある。
本発明の目的は、高コントラストの画像を得ることがで
き、しかも明るい画像をえることのできるＴＰＴ液晶表
示装置を提供することにある。
き、しかも明るい画像をえることのできるＴＰＴ液晶表
示装置を提供することにある。
また、本発明の他の目的は、高コントラストで明るい画
像のＴＰＴ液晶表示装置の製造方法を提供することにあ
る。
像のＴＰＴ液晶表示装置の製造方法を提供することにあ
る。
本発明のＴＰＴ液晶表示装置は、透明絶縁膜上に画素電
極を構成し、かつこの画素電極の周囲に不透明絶縁膜を
形成した構成としている。
極を構成し、かつこの画素電極の周囲に不透明絶縁膜を
形成した構成としている。
また、本発明のＴＰＴ液晶表示装置の製造方法は、画素
電極をフォトリソグラフィ技術によりパターン形成する
レジストを利用したリフトオフ法により不透明絶縁膜を
形成する工程を含んでいる。
電極をフォトリソグラフィ技術によりパターン形成する
レジストを利用したリフトオフ法により不透明絶縁膜を
形成する工程を含んでいる。
このＴＰＴ液晶表示装置では、透明絶縁膜上の画素電極
の周囲にのみ不透明絶縁膜を形成するので、ガラス基板
の白濁やエツチング残りを防止してコントラストを向上
させ、かつ画素電極と不透明絶縁膜との間の位置ずれを
解消して所謂開口率を向上して画像の鮮鋭度を向上する
。
の周囲にのみ不透明絶縁膜を形成するので、ガラス基板
の白濁やエツチング残りを防止してコントラストを向上
させ、かつ画素電極と不透明絶縁膜との間の位置ずれを
解消して所謂開口率を向上して画像の鮮鋭度を向上する
。
以下、本発明を図面に示す実施例により説明する。
第１図は本発明の一実施例の一部の平面図、第２図は第
１図のＡＡ線に沿う拡大断面図である。
１図のＡＡ線に沿う拡大断面図である。
これらの図に示すように、このＴＰＴ液晶表示装置は、
ガラス基板ｌ上にゲート電極２及び透明絶縁膜３を形成
し、この上に半導体薄膜層４を形成し、更にこの上にソ
ース・ドレイン電極５．６を形成している。そして、一
方のソース・ドレイン電極６には画素電極７の一部を接
続している。
ガラス基板ｌ上にゲート電極２及び透明絶縁膜３を形成
し、この上に半導体薄膜層４を形成し、更にこの上にソ
ース・ドレイン電極５．６を形成している。そして、一
方のソース・ドレイン電極６には画素電極７の一部を接
続している。
更に、この画素電極７の周囲には前記透明絶縁膜３及び
半導体薄膜層４上に不透明絶縁膜８を形成し、これによ
り画素電極７領域以外の領域を光不透過状態に保持して
いる。９は保護膜である。
半導体薄膜層４上に不透明絶縁膜８を形成し、これによ
り画素電極７領域以外の領域を光不透過状態に保持して
いる。９は保護膜である。
この構成のＴＰＴ液晶表示装置の製造方法を第３図（ａ
）〜（ｄ）を用いて説明する。
）〜（ｄ）を用いて説明する。
先ず、同図（ａ）のように板厚１．１ｆｌの透明なガラ
ス基板１の上に厚さ０．１μｍのクロム膜及び厚さ０．
１μｍのアルミシリコン合金膜を堆積した後、これを所
要パターンに形成してゲート電極２を形成する。この上
にＣＶＤ法により透明絶縁膜３として窒化シリコン膜を
０．３μｍ堆積する。
ス基板１の上に厚さ０．１μｍのクロム膜及び厚さ０．
１μｍのアルミシリコン合金膜を堆積した後、これを所
要パターンに形成してゲート電極２を形成する。この上
にＣＶＤ法により透明絶縁膜３として窒化シリコン膜を
０．３μｍ堆積する。
次いで、この上にプラズマＣＶＤ法によりアモルファス
シリコン膜を０．２５μｍ堆積し、これをフォトリソグ
ラフィ技術でパターン形成して島状アモルファスシリコ
ンからなる半導体薄膜層４を形成する。
シリコン膜を０．２５μｍ堆積し、これをフォトリソグ
ラフィ技術でパターン形成して島状アモルファスシリコ
ンからなる半導体薄膜層４を形成する。
続いて、同図（ｂ）のように厚さ０．０６μｍのクロム
膜及び０．３μｍのアルミニウム膜を順次堆積した後、
これをパターン形成してソース・ドレイン電極５，６を
形成する。この場合、一方のソース・ドレイン電極５は
ソース・ドレイン線として構成している。
膜及び０．３μｍのアルミニウム膜を順次堆積した後、
これをパターン形成してソース・ドレイン電極５，６を
形成する。この場合、一方のソース・ドレイン電極５は
ソース・ドレイン線として構成している。
次いで、この上に透明導電膜７ＡとしてのＩＴＯ膜を０
．１μｍ堆積する。そして、この上にフォトレジス）１
１を塗布形成し、かつこれを所要パターンに露光、現像
して少なくとも画素電極領域のみフォトレジスト１１を
残存させる。なお、この例ではソース・ドレイン線５の
上にもフォトレジスト１１を残している。
．１μｍ堆積する。そして、この上にフォトレジス）１
１を塗布形成し、かつこれを所要パターンに露光、現像
して少なくとも画素電極領域のみフォトレジスト１１を
残存させる。なお、この例ではソース・ドレイン線５の
上にもフォトレジスト１１を残している。
そして、同図（ｃ）のようにこのフォトレジスト１１を
マスクにして前記透明導電膜をパターンエツチングし、
画素電極７を形成する。
マスクにして前記透明導電膜をパターンエツチングし、
画素電極７を形成する。
更に、同図（ｄ）のようにこの上にゲルマニウム等を含
む不透明絶縁膜８をＣＶＤ法により０．３μｍ堆積させ
る。その後、前記フォトレジスト１１をレジスト剥離液
にて剥離、除去し、このフォトレジスト１１上の不透明
絶縁膜８をリフトオフ法により除去する。これにより、
第２図に示したように、不透明絶縁膜８は、少なくとも
画素電極７以外の部分に残存され、これが光不透過部と
して構成されることになる。
む不透明絶縁膜８をＣＶＤ法により０．３μｍ堆積させ
る。その後、前記フォトレジスト１１をレジスト剥離液
にて剥離、除去し、このフォトレジスト１１上の不透明
絶縁膜８をリフトオフ法により除去する。これにより、
第２図に示したように、不透明絶縁膜８は、少なくとも
画素電極７以外の部分に残存され、これが光不透過部と
して構成されることになる。
本実施例によれば、不透明絶縁膜８は画素電極７を形成
する際に使用したレジストを用いたリフトオフ法により
形成しているので、不透明絶縁膜のエツチング残りが生
じることは少なく、しかもガラス基板に直接エツチング
液が接触しないのでガラス基板の白濁が生じることもな
い。また、画素電極７と不透明絶縁膜８との間に位置ず
れが生じることはない。
する際に使用したレジストを用いたリフトオフ法により
形成しているので、不透明絶縁膜のエツチング残りが生
じることは少なく、しかもガラス基板に直接エツチング
液が接触しないのでガラス基板の白濁が生じることもな
い。また、画素電極７と不透明絶縁膜８との間に位置ず
れが生じることはない。
このため、エツチング残りによる画質の低下が防止でき
、かつ白濁やＴＦＴ部からの光の洩れによる鮮鋭度の低
下やコントラストの低下を防止でき、また画素電極７に
おける所謂開口率を向上でき明るい画像を得ることがで
きる。
、かつ白濁やＴＦＴ部からの光の洩れによる鮮鋭度の低
下やコントラストの低下を防止でき、また画素電極７に
おける所謂開口率を向上でき明るい画像を得ることがで
きる。
以上説明したように本発明のＴＰＴ液晶表示装置は、透
明絶縁膜上に画素電極を構成し、かつこの画素電極の周
囲に不透明絶縁膜を形成した構成としているので、画素
電極と不透明絶縁膜との間の位置ずれを解消して所謂開
口率を向上し、かつ光の漏洩を防止して画像のコントラ
スト及び鮮鋭度を向上できる。
明絶縁膜上に画素電極を構成し、かつこの画素電極の周
囲に不透明絶縁膜を形成した構成としているので、画素
電極と不透明絶縁膜との間の位置ずれを解消して所謂開
口率を向上し、かつ光の漏洩を防止して画像のコントラ
スト及び鮮鋭度を向上できる。
また、本発明のＴＰＴ液晶表示装置の製造方法は、画素
電極をフォトリソグラフィ技術によりパターン形成する
レジストを利用したリフトオフ法により不透明絶縁膜を
形成する工程を含んでいるので、ガラス基板の白濁やエ
ツチング残りを防止でき高コントラスト画像の液晶表示
装置を得ることができる。
電極をフォトリソグラフィ技術によりパターン形成する
レジストを利用したリフトオフ法により不透明絶縁膜を
形成する工程を含んでいるので、ガラス基板の白濁やエ
ツチング残りを防止でき高コントラスト画像の液晶表示
装置を得ることができる。
第１図は本発明の一実施例の要部の平面図、第２図は第
１図のＡＡ線拡大断面図、 第３図（ａ）〜（ｄ）はその製造方法を工程順に示す断
面図である。 １・・・ガラス基板、２・・・ゲート電極、３・・・透
明絶縁膜、４・・・半導体薄膜層、５．６・・・ソース
・ドレイン電極（ソース・ドレイン線）、６・・・レジ
スト、７・・・画素電極、７Ａ・・・透明導電膜、８・
・・不透明絶縁膜、９・・・保護膜、１１・・・レジス
ト。 代理人 弁理士 小 川 勝 男 ′第１図 第２図 ４二も１１朝
１図のＡＡ線拡大断面図、 第３図（ａ）〜（ｄ）はその製造方法を工程順に示す断
面図である。 １・・・ガラス基板、２・・・ゲート電極、３・・・透
明絶縁膜、４・・・半導体薄膜層、５．６・・・ソース
・ドレイン電極（ソース・ドレイン線）、６・・・レジ
スト、７・・・画素電極、７Ａ・・・透明導電膜、８・
・・不透明絶縁膜、９・・・保護膜、１１・・・レジス
ト。 代理人 弁理士 小 川 勝 男 ′第１図 第２図 ４二も１１朝
Claims (1)
- 【特許請求の範囲】 １、ガラス基板上に形成したゲート電極を覆う透明絶縁
膜上に半導体薄膜及びソース・ドレイン電極を形成し、
かつこのソース・ドレイン電極に接続する画素電極を形
成してなる薄膜トランジスタ液晶表示装置において、前
記透明絶縁膜上でかつ前記画素電極の周囲に不透明絶縁
膜を形成した構成したことを特徴とする薄膜トランジス
タ液晶表示装置。 ２、ガラス基板上にゲート電極、これを覆う透明絶縁膜
、及び半導体薄膜及びソース・ドレイン電極を順次形成
する工程と、前記透明絶縁膜上に透明導電膜を形成する
工程と、この透明導電膜上に少なくとも画素電極を覆う
パターンにレジストを形成する工程と、このレジストを
マスクにして前記透明導電膜をエッチングして画素電極
を形成する工程と、このレジストを含む全面に不透明絶
縁膜を被着する工程と、前記レジストを剥離して前記画
素電極の周囲にのみ不透明絶縁膜を残す工程とを含むこ
とを特徴とする薄膜トランジスタ液晶表示装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62004806A JPS63174015A (ja) | 1987-01-14 | 1987-01-14 | 薄膜トランジスタ液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62004806A JPS63174015A (ja) | 1987-01-14 | 1987-01-14 | 薄膜トランジスタ液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63174015A true JPS63174015A (ja) | 1988-07-18 |
Family
ID=11594004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62004806A Pending JPS63174015A (ja) | 1987-01-14 | 1987-01-14 | 薄膜トランジスタ液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63174015A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59228289A (ja) * | 1983-06-09 | 1984-12-21 | 富士通株式会社 | 液晶表示パネルの構成法 |
| JPS6055383A (ja) * | 1983-09-06 | 1985-03-30 | 株式会社東芝 | 透過型液晶表示装置 |
| JPS61223721A (ja) * | 1985-03-28 | 1986-10-04 | Toshiba Corp | 液晶表示装置の製造方法 |
| JPS62253125A (ja) * | 1986-04-26 | 1987-11-04 | Casio Comput Co Ltd | 液晶装置用電極基板の造方法 |
-
1987
- 1987-01-14 JP JP62004806A patent/JPS63174015A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59228289A (ja) * | 1983-06-09 | 1984-12-21 | 富士通株式会社 | 液晶表示パネルの構成法 |
| JPS6055383A (ja) * | 1983-09-06 | 1985-03-30 | 株式会社東芝 | 透過型液晶表示装置 |
| JPS61223721A (ja) * | 1985-03-28 | 1986-10-04 | Toshiba Corp | 液晶表示装置の製造方法 |
| JPS62253125A (ja) * | 1986-04-26 | 1987-11-04 | Casio Comput Co Ltd | 液晶装置用電極基板の造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9589989B2 (en) | Liquid crystal display device having a contact hole having an undercut shape | |
| JPH0338065A (ja) | 薄膜トランジスタアレイ | |
| JP2004006936A (ja) | Ｔｆｔ基板 | |
| US6309903B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| JPH07153957A (ja) | セルフアライン薄膜トランジスタ・アセンブリを製造する方法 | |
| US6043000A (en) | Method for manufacturing a semiconductor device | |
| JP2730129B2 (ja) | 薄膜トランジスタ | |
| JP2002350897A (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| KR100209623B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPS63174015A (ja) | 薄膜トランジスタ液晶表示装置及びその製造方法 | |
| JPH0982976A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| JPH0385530A (ja) | アクティブマトリクス表示装置 | |
| JP2545902B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| KR100186557B1 (ko) | 티에프티-엘씨디 제조방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR100471765B1 (ko) | 단일막게이트라인을갖는박막트랜지스터기판및그제조방법 | |
| KR100192371B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
| JPH0638182B2 (ja) | 薄膜トランジスタマトリツクスの形成方法 | |
| JP2000187241A (ja) | 液晶表示装置及びその製造方法 | |
| JP2002062543A (ja) | 液晶画像表示装置および画像表示装置用半導体装置の製造方法 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2782829B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02273935A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07153959A (ja) | 薄膜トランジスタおよびその製法 |