JPS63173318A - 化合物半導体の熱処理方法 - Google Patents
化合物半導体の熱処理方法Info
- Publication number
- JPS63173318A JPS63173318A JP394387A JP394387A JPS63173318A JP S63173318 A JPS63173318 A JP S63173318A JP 394387 A JP394387 A JP 394387A JP 394387 A JP394387 A JP 394387A JP S63173318 A JPS63173318 A JP S63173318A
- Authority
- JP
- Japan
- Prior art keywords
- boron nitride
- heat treatment
- film
- nitride film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 22
- 150000001875 compounds Chemical class 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052582 BN Inorganic materials 0.000 claims abstract description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 abstract description 13
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 3
- 238000005546 reactive sputtering Methods 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000010306 acid treatment Methods 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000000470 constituent Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、化合物半導体の熱処理方法に関する。
（従来の技術）
ＧａＡｓ等の化合物半導体を基板として用いた電界効果
トランジスタ等の装置においては、導電層形成工程にお
いて、注入したイオンを活性化するために熱処理を行う
。化合物半導体の場合、蒸気圧の高い構成元素を有する
ため、熱処理の際、構成元素の飛散を防ぐ方策が必要と
なる。
トランジスタ等の装置においては、導電層形成工程にお
いて、注入したイオンを活性化するために熱処理を行う
。化合物半導体の場合、蒸気圧の高い構成元素を有する
ため、熱処理の際、構成元素の飛散を防ぐ方策が必要と
なる。
例えば、ＧａＡｓ中のＡｓの飛散を防ぐ方法としては、
Ａｓ雰囲気中で熱処理を行う方法がある。しかし、この
方法では、Ａｓ圧の最適化が難しい上、有毒ガスを使用
するため、装置上の制約も大きくなる。
Ａｓ雰囲気中で熱処理を行う方法がある。しかし、この
方法では、Ａｓ圧の最適化が難しい上、有毒ガスを使用
するため、装置上の制約も大きくなる。
他の方法として、化合物半導体基板表面を何らかの膜で
被覆した後に熱処理性を行い、構成元素の飛散を抑止す
る方法がある。この方法では、雰囲気の制約が少ないた
め、装置を簡易化しうる長所がある。このため、従来、
５ｉｎ２． ｉＮ等を被覆膜としてこの手法が試みられ
てきた。しかし、例えば、５ｉｎ２膜で被覆したＧａＡ
ｓ基板を熱処理すると、Ｇａ［子がＳｕｎ、膜中に拡散
し、基板表面のストイキオメリトが崩れるという問題が
あった。一方、ＡＱＮ膜は、通常、Ｎ２を少なくとも含
む雰囲気でのｉターゲットへの反応性スパッタリングに
より形成するが、組成を安定を制約することが難しい。
被覆した後に熱処理性を行い、構成元素の飛散を抑止す
る方法がある。この方法では、雰囲気の制約が少ないた
め、装置を簡易化しうる長所がある。このため、従来、
５ｉｎ２． ｉＮ等を被覆膜としてこの手法が試みられ
てきた。しかし、例えば、５ｉｎ２膜で被覆したＧａＡ
ｓ基板を熱処理すると、Ｇａ［子がＳｕｎ、膜中に拡散
し、基板表面のストイキオメリトが崩れるという問題が
あった。一方、ＡＱＮ膜は、通常、Ｎ２を少なくとも含
む雰囲気でのｉターゲットへの反応性スパッタリングに
より形成するが、組成を安定を制約することが難しい。
仮にｌＩ：Ｎ＝１ ： 工（：ｘ＜１）となった場合、
膜はＡｆｉＮとｉの混合体となり、余剰ＡＱが熱処理に
よってＡＱと反応してしまう。又、ＡＱ：Ｎ＝１：１の
場合には、熱処理等のＧａＡｓとの反応は生じないもの
の、膜が水溶性を有する等、安定な膜質を維持して熱処
理を行うのが困難である。
膜はＡｆｉＮとｉの混合体となり、余剰ＡＱが熱処理に
よってＡＱと反応してしまう。又、ＡＱ：Ｎ＝１：１の
場合には、熱処理等のＧａＡｓとの反応は生じないもの
の、膜が水溶性を有する等、安定な膜質を維持して熱処
理を行うのが困難である。
（発明が解決しようとする問題点）
以上説明したように上述した従来の方法では、安定性・
再現性、あるいは実用性の面で問題があった・ 本発明は、上記点に鑑み、再現性及び実用性に優れた化
合物半導体の熱処理方法を提供するものである。
再現性、あるいは実用性の面で問題があった・ 本発明は、上記点に鑑み、再現性及び実用性に優れた化
合物半導体の熱処理方法を提供するものである。
（問題点を解決するための手段）
本発明は、化合物半導体表面を窒化硼素膜で被覆した後
、熱処理を行う工程を有することを特徴とする。
、熱処理を行う工程を有することを特徴とする。
（作 用）
窒化硼素膜は、融点２７００℃以上の耐熱性材料であり
、スパッタリング法等で容易に形成することが可能であ
る。これを用いて化合物半導体表面を被覆した後、熱処
理を行うことにより、構成元素の飛散を防ぐことができ
る。他方、窒化硼素膜中のＢとＮとの結合が強固なため
、化合物半導体との界面での反応等は生じない。さらに
、窒化硼素膜は、塩酸、フッ酸等により容易で除去され
るので、熱処理後に剥離することも容易である。
、スパッタリング法等で容易に形成することが可能であ
る。これを用いて化合物半導体表面を被覆した後、熱処
理を行うことにより、構成元素の飛散を防ぐことができ
る。他方、窒化硼素膜中のＢとＮとの結合が強固なため
、化合物半導体との界面での反応等は生じない。さらに
、窒化硼素膜は、塩酸、フッ酸等により容易で除去され
るので、熱処理後に剥離することも容易である。
（実 施 例）
本発明の一実施例として、ＧａＡｓ基板上にＭＥＳＦＥ
Ｔを形成する工程に本発明を適用した場合について、第
１図（ａ）〜（ｃ）を用いて述べる。
Ｔを形成する工程に本発明を適用した場合について、第
１図（ａ）〜（ｃ）を用いて述べる。
まず、半絶縁性ＧａＡｓ基板１表面に、ｎ型ＧａＡｓ層
２を１０００人エピタキシャル成長する（第１図（８）
）。
２を１０００人エピタキシャル成長する（第１図（８）
）。
次に、スパッタリング蒸着法により１ｉｌＮｘ膜３を〜
４０００人堆積し、反応性イオンエツチングによりパタ
ーニングして、第１図（ｂ）の如くゲート電極３ａとす
る。次に、基板全面にＳＬイオンを加速電圧１２０Ｋｅ
Ｖ、ドーズ量３Ｘ１０ ｃｍ にて注入する。ここで
Ｎ２を少なくとも含む雰囲気中での窒化硼素（Ｂ Ｎ）
ターゲットへの反応性スパッタリングにより、基板両面
に窒化硼素膜４を〜１０００人を堆積しり後、８００℃
で２０分間の熱処理を行って、ソース・ドレイン領域５
，６を形成する（第１図（Ｃ））。この時、ＧａＡｓ層
２と窒化硼素膜４との界面は安定であり、反応・相互拡
散を生じない。この後、塩酸処理により窒化硼素膜４を
除去した後、ソース・ドレイン領域５，６上にＡｎＧｅ
膜からなるソース・ドレイン電極７，８を形成する。
４０００人堆積し、反応性イオンエツチングによりパタ
ーニングして、第１図（ｂ）の如くゲート電極３ａとす
る。次に、基板全面にＳＬイオンを加速電圧１２０Ｋｅ
Ｖ、ドーズ量３Ｘ１０ ｃｍ にて注入する。ここで
Ｎ２を少なくとも含む雰囲気中での窒化硼素（Ｂ Ｎ）
ターゲットへの反応性スパッタリングにより、基板両面
に窒化硼素膜４を〜１０００人を堆積しり後、８００℃
で２０分間の熱処理を行って、ソース・ドレイン領域５
，６を形成する（第１図（Ｃ））。この時、ＧａＡｓ層
２と窒化硼素膜４との界面は安定であり、反応・相互拡
散を生じない。この後、塩酸処理により窒化硼素膜４を
除去した後、ソース・ドレイン領域５，６上にＡｎＧｅ
膜からなるソース・ドレイン電極７，８を形成する。
上述の方法で得られたＭＥＳＦＥＴは、ＦＥＴの性能を
示す相互コンダクタンスｇｍが２００ｍ５／ｍｍと良好
な値を示し、均一性・再現性も良好であった。尚、比較
の為に、窒化硼素のかわりにＣＶＤ法により形成した厚
さ〜５０００人５ｉｎ２膜を用い、他の１種を同じくし
て肛５ＦＥＴを得た場合、ｇｍは１６０ｍ５／ａｍとや
や低い値を示した。これは、熱処理時に５ｉｏ２膜中に
Ｇａが拡散して下部のＧａＡｓ層の結晶性が劣化し、結
果としてゲート・ソース電極間抵抗Ｒｓが増大したため
と考えられる。
示す相互コンダクタンスｇｍが２００ｍ５／ｍｍと良好
な値を示し、均一性・再現性も良好であった。尚、比較
の為に、窒化硼素のかわりにＣＶＤ法により形成した厚
さ〜５０００人５ｉｎ２膜を用い、他の１種を同じくし
て肛５ＦＥＴを得た場合、ｇｍは１６０ｍ５／ａｍとや
や低い値を示した。これは、熱処理時に５ｉｏ２膜中に
Ｇａが拡散して下部のＧａＡｓ層の結晶性が劣化し、結
果としてゲート・ソース電極間抵抗Ｒｓが増大したため
と考えられる。
以上のように本実施例の方法によれば、均一性・再現性
に優れ、しかも高性能なＭＢＳＦＥＴを製造することが
できる。
に優れ、しかも高性能なＭＢＳＦＥＴを製造することが
できる。
なお、本発明の方法は、上記実施例で得られない。例え
ば基板はＧａＡｓに限らず、他の化合物半導体であって
もよい、又、本方法を適用する対象も、ＭＥＳＦＥＴに
限らず、製造工程に熱処理を含むものであれば何でもよ
い。
ば基板はＧａＡｓに限らず、他の化合物半導体であって
もよい、又、本方法を適用する対象も、ＭＥＳＦＥＴに
限らず、製造工程に熱処理を含むものであれば何でもよ
い。
以上説明したように、本発明の方法によれば、容易に、
かつ均一性・再現性良く熱処理を行うことができる。
かつ均一性・再現性良く熱処理を行うことができる。
【図面の簡単な説明】
第１図は、本発明の一実施例を説明する為の工程断面図
である。 １・・・半絶縁性ＧａＡｓ基板 ２・・・ｎ型ＧａＡ
ｓ層３・・・ＷＮｘ膜 ３ａ・・・ＶＮ
ｘゲート電極４・・・窒化硼素膜 ５．６・・・ソース・ドレイン領域 ７．８・・・ソース・ドレイン電極 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 （ａ） （ｂ） （Ｃン 第 １ 図
である。 １・・・半絶縁性ＧａＡｓ基板 ２・・・ｎ型ＧａＡ
ｓ層３・・・ＷＮｘ膜 ３ａ・・・ＶＮ
ｘゲート電極４・・・窒化硼素膜 ５．６・・・ソース・ドレイン領域 ７．８・・・ソース・ドレイン電極 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 （ａ） （ｂ） （Ｃン 第 １ 図
Claims (2)
- （１）化合物半導体表面を窒化硼素膜で被覆した後、熱
処理を行う工程を有することを特徴とする化合物半導体
の熱処理方法。 - （２）前記化合物半導体がＧａＡｓであることを特徴と
する特許請求の範囲第１項記載の化合物半導体の熱処理
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP394387A JPS63173318A (ja) | 1987-01-13 | 1987-01-13 | 化合物半導体の熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP394387A JPS63173318A (ja) | 1987-01-13 | 1987-01-13 | 化合物半導体の熱処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63173318A true JPS63173318A (ja) | 1988-07-16 |
Family
ID=11571205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP394387A Pending JPS63173318A (ja) | 1987-01-13 | 1987-01-13 | 化合物半導体の熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63173318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314833A (en) * | 1991-12-26 | 1994-05-24 | Electronics & Telecommunications Research Institute | Method of manufacturing GaAs metal semiconductor field effect transistor |
-
1987
- 1987-01-13 JP JP394387A patent/JPS63173318A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314833A (en) * | 1991-12-26 | 1994-05-24 | Electronics & Telecommunications Research Institute | Method of manufacturing GaAs metal semiconductor field effect transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0577327B2 (ja) | ||
| JPH03774B2 (ja) | ||
| JPH0361346B2 (ja) | ||
| JPS63173318A (ja) | 化合物半導体の熱処理方法 | |
| US3614829A (en) | Method of forming high stability self-registered field effect transistors | |
| JPS59188978A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JP2535981B2 (ja) | 半導体装置の製造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JPS62206886A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
| JPS6292327A (ja) | 半導体装置及びその製造方法 | |
| JPS6390175A (ja) | 化合物半導体電界効果トランジスタの製造方法 | |
| JPH01228126A (ja) | 化合物半導体装置の製造方法 | |
| JPH04241453A (ja) | 半導体装置及びその製造方法 | |
| JPS609120A (ja) | 半導体装置の製造方法 | |
| JP2541230B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS63255922A (ja) | 化合物半導体の熱処理方法 | |
| JPS63161625A (ja) | 電界効果トランジスタの製造方法 | |
| JPS635567A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0372634A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPS6396914A (ja) | 半導体装置の製造方法 | |
| JPS62149122A (ja) | 化合物半導体基板の熱処理方法 | |
| JPS59191329A (ja) | イオン注入型ＧａＡｓ素子の製造方法 | |
| JPS61283118A (ja) | 化合物半導体装置の製造方法 | |
| JPS58114463A (ja) | 化合物半導体装置の製造方法 |