JPS63169753A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS63169753A JPS63169753A JP225587A JP225587A JPS63169753A JP S63169753 A JPS63169753 A JP S63169753A JP 225587 A JP225587 A JP 225587A JP 225587 A JP225587 A JP 225587A JP S63169753 A JPS63169753 A JP S63169753A
- Authority
- JP
- Japan
- Prior art keywords
- sections
- loading section
- section
- element loading
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005452 bending Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000006073 displacement reaction Methods 0.000 abstract description 2
- 230000005764 inhibitory process Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 5
- 244000025254 Cannabis sativa Species 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はリードフレームに関し、特にモールド封止型の
集積回路装置に用いるリードフレームに関する。
集積回路装置に用いるリードフレームに関する。
従来、この種のリードフレームは、第５図（ａ）及び（
ｂ）に示すように、素子搭載部１を外枠部７及び７′に
連結する連結部６ｅ及び６８′に、プレス加工によって
１段階の曲げ部９及び９′を設けている。
ｂ）に示すように、素子搭載部１を外枠部７及び７′に
連結する連結部６ｅ及び６８′に、プレス加工によって
１段階の曲げ部９及び９′を設けている。
曲げ部９及び９′を設けるのは、第６図に示すように、
集積回路素子（以下、素子と記す）２の組立てを行う場
合、ワイヤボンディング工程において、素子搭載部１に
搭載した素子の上部外辺３及び３′とボンディングワイ
ヤ４及び４′の間隔を充分に得ることができるよう、ボ
ンディングされる一方の側であるインナーリード５及び
５′に対して、素子搭載部１の高さを段差Ｘだけ低くす
るためである。
集積回路素子（以下、素子と記す）２の組立てを行う場
合、ワイヤボンディング工程において、素子搭載部１に
搭載した素子の上部外辺３及び３′とボンディングワイ
ヤ４及び４′の間隔を充分に得ることができるよう、ボ
ンディングされる一方の側であるインナーリード５及び
５′に対して、素子搭載部１の高さを段差Ｘだけ低くす
るためである。
更に、第５図（ａ＞及び（ｂ）に示すように、連結部６
Ｅ及び６Ｅ′と外枠部７及び７′との境界部８及び８′
は、組立工程において切断を容易にするなめ、通常、幅
が狭く形成されている。
Ｅ及び６Ｅ′と外枠部７及び７′との境界部８及び８′
は、組立工程において切断を容易にするなめ、通常、幅
が狭く形成されている。
一般に、素子の組立には加熱を伴うことが多く、加熱さ
れる工程においては、リードフレームも同時に加熱され
る。リードフレームの素材は金属の板材であることから
、加熱されることによって、熱膨張するとともに、部分
的に変形を生じる。
れる工程においては、リードフレームも同時に加熱され
る。リードフレームの素材は金属の板材であることから
、加熱されることによって、熱膨張するとともに、部分
的に変形を生じる。
即ち、第７図〜第９図に示すように、素子搭載部１の位
置が上下ｊ又は、左右に動く変形を生じる。
置が上下ｊ又は、左右に動く変形を生じる。
素子搭載部１が上下、又は、左右に動く現象は、リード
フレームが加熱されて、素子搭載部１と連結部６Ｅ及び
６Ｅ’が連結部の長手方向に膨張しようとしなとき、第
５図（ａ＞に示す境界部８及び８′で均一な膨張が伝わ
らなくなるため応力が生じ、その応力を解放するなめに
発生するものである。
フレームが加熱されて、素子搭載部１と連結部６Ｅ及び
６Ｅ’が連結部の長手方向に膨張しようとしなとき、第
５図（ａ＞に示す境界部８及び８′で均一な膨張が伝わ
らなくなるため応力が生じ、その応力を解放するなめに
発生するものである。
上述した従来のリードフレームは、組立工程における加
熱時に、素子搭載部の位置が上下、又は、左右に動く変
形が生じるので、ボンディングワイヤ同士、又は、ボン
ディングワイヤと素子上部外辺との短絡を発生し、集積
回路装置の信頼性を低下させるという問題点がある。
熱時に、素子搭載部の位置が上下、又は、左右に動く変
形が生じるので、ボンディングワイヤ同士、又は、ボン
ディングワイヤと素子上部外辺との短絡を発生し、集積
回路装置の信頼性を低下させるという問題点がある。
本発明の目的は、素子の組立工程において素子搭載部の
位置が変形せず集積回路装置の信頼性を向上できるリー
ドフレームを提供することにある。
位置が変形せず集積回路装置の信頼性を向上できるリー
ドフレームを提供することにある。
本発明のリード−フレームは、素子搭載部と、該素子搭
載部と段差を有する複数のインナーリードと、前記素子
搭載部を外枠部に連結しかつ少くとも２段階の曲げ部を
有する連結部とを含んで構成される。
載部と段差を有する複数のインナーリードと、前記素子
搭載部を外枠部に連結しかつ少くとも２段階の曲げ部を
有する連結部とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例の平面図及びＡ−Ａ’線断面図である。
例の平面図及びＡ−Ａ’線断面図である。
第１図（ａ）及び（ｂ）に示すように、第１の実施例は
素子搭載部１と、素子搭載部１と所定の段差Ｘを有する
複数のインナーリード５及び５′と、素子搭載部１を外
枠部７及び７′に連結しかつ２段階の曲げ部１０及び１
０′を有する連結部６Ａ及び６Ａ’を含む。
素子搭載部１と、素子搭載部１と所定の段差Ｘを有する
複数のインナーリード５及び５′と、素子搭載部１を外
枠部７及び７′に連結しかつ２段階の曲げ部１０及び１
０′を有する連結部６Ａ及び６Ａ’を含む。
このように連結部６Ａ及び６Ａ’に２段階の曲げ部１０
及び１０′を設けることにより、熱膨張及び前述した膨
張の阻害に起因して発生する応力を曲げ加工した部分に
分散させることができる。
及び１０′を設けることにより、熱膨張及び前述した膨
張の阻害に起因して発生する応力を曲げ加工した部分に
分散させることができる。
従って、応力を解放し素子搭載部１の位置の変位を防止
し、ボンディングワイヤの短絡不良発生を阻止できる。
し、ボンディングワイヤの短絡不良発生を阻止できる。
第２図（ａ）及び（ｂ）はそれぞれ本発明の第２の実施
例の平面図及びＢ−Ｂ’線断面図である。
例の平面図及びＢ−Ｂ’線断面図である。
第２図（ａ＞及び（ｂ）に示すように、第２の実施例で
は連結部６Ｂ及び６ａ’に３段階の曲げ部１１及び１１
′を設けている。
は連結部６Ｂ及び６ａ’に３段階の曲げ部１１及び１１
′を設けている。
これにより、更に、応力及び歪の分散が可能になる。
第３図（ａ＞及び（ｂ）はそれぞれ本発明の第３の実施
例の平面図及びｃ−ｃ’線断面図である。
例の平面図及びｃ−ｃ’線断面図である。
第３図（ａ）及び（ｂ）に示すように、第３の実施例は
連結部６Ｃ及び６ｃ′に波形の曲げ部１２及び１２′を
設けている。
連結部６Ｃ及び６ｃ′に波形の曲げ部１２及び１２′を
設けている。
第４図＜ａ）及び（ｂ）はそれぞれ本発明の第４の実施
例の平面図及びＤ−Ｄ’線断面図である。
例の平面図及びＤ−Ｄ’線断面図である。
第４図（ａ）及び（ｂ）に示すように、第４の実施例は
連結部６Ｄ及び６゜′に第３の実施例の波形の曲げ部に
対し、曲げ角度をアール状にした曲げ部１３及び１３′
を設け、更に、応力及び歪を分散し易くしである。
連結部６Ｄ及び６゜′に第３の実施例の波形の曲げ部に
対し、曲げ角度をアール状にした曲げ部１３及び１３′
を設け、更に、応力及び歪を分散し易くしである。
以上説明したように本発明のリードフレームは、素子搭
載部と外枠部とを連結する連結部に少くとも２段階の曲
げ部を設けることにより、素子製造工程の加熱時に熱膨
張によって素子搭載部の位置が変形することを防止でき
るので、ボンディングワイヤの短絡障害の発生を阻止し
て集積回路装置の信頼性を向上できるという効果がある
。
載部と外枠部とを連結する連結部に少くとも２段階の曲
げ部を設けることにより、素子製造工程の加熱時に熱膨
張によって素子搭載部の位置が変形することを防止でき
るので、ボンディングワイヤの短絡障害の発生を阻止し
て集積回路装置の信頼性を向上できるという効果がある
。
（ｂ）はそれぞれ本発明の第１の実施例の平面図及びＡ
−Ａ’線断面図、第２の実施例の平面図及びＢ−Ｂ’線
断面図、第３の実施例の平面図及びｃ−ｃ’線断面図、
第４の実施例の平面図及びＤ−Ｄ′線断面図、第５図（
ａ）及び（ｂ）はそれぞれ従来のリードフレームの一例
の平面図及びＥ−Ｅ’線断面図、第６図は第５図（ａ）
及び（ｂ）に示すリードフレームを用いて組立てられる
素子の断面図、第７図は第５図（ａ）に示す素子搭載部
の左右の位置の変形を示す平面図、第８図及び第９図は
それぞれ第５図（ｂ）に示す素子搭載部の上下の位置の
変形を示す側面図である。
−Ａ’線断面図、第２の実施例の平面図及びＢ−Ｂ’線
断面図、第３の実施例の平面図及びｃ−ｃ’線断面図、
第４の実施例の平面図及びＤ−Ｄ′線断面図、第５図（
ａ）及び（ｂ）はそれぞれ従来のリードフレームの一例
の平面図及びＥ−Ｅ’線断面図、第６図は第５図（ａ）
及び（ｂ）に示すリードフレームを用いて組立てられる
素子の断面図、第７図は第５図（ａ）に示す素子搭載部
の左右の位置の変形を示す平面図、第８図及び第９図は
それぞれ第５図（ｂ）に示す素子搭載部の上下の位置の
変形を示す側面図である。
１・・・素子搭載部、２・・・素子、３，３′・・・上
部外辺、４．４′・・・ボンデイン・グワイヤ、５．５
′・・・インナーリード、６Ａ、６Ａ’、６Ｂ、６Ｂ’
。
部外辺、４．４′・・・ボンデイン・グワイヤ、５．５
′・・・インナーリード、６Ａ、６Ａ’、６Ｂ、６Ｂ’
。
６ｃ、６ｃ’ 、６ｏ、６ｏ’ 、６Ｅ、６ｔ’一連結
部、７．７′・・・外枠部、８．８′・・・境界部、９
゜９’ 、１０．１０’ 、１１．１１’、１２．１２
’、１３．１３’・・・曲げ部。
部、７．７′・・・外枠部、８．８′・・・境界部、９
゜９’ 、１０．１０’ 、１１．１１’、１２．１２
’、１３．１３’・・・曲げ部。
茅２１￥］
寮３切
（し２
茅４−口
り
第５劃
茅乙１
Claims (1)
- 素子搭載部と、該素子搭載部と段差を有する複数のイン
ナーリードと、前記素子搭載部を外枠部に連結しかつ少
くとも２段階の曲げ部を有する連結部とを含むことを特
徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP225587A JPS63169753A (ja) | 1987-01-07 | 1987-01-07 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP225587A JPS63169753A (ja) | 1987-01-07 | 1987-01-07 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63169753A true JPS63169753A (ja) | 1988-07-13 |
Family
ID=11524252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP225587A Pending JPS63169753A (ja) | 1987-01-07 | 1987-01-07 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63169753A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19506958A1 (de) * | 1995-02-28 | 1996-08-29 | Siemens Ag | Halbleitervorrichtung mit gutem termischen Verhalten |
| JPH1065089A (ja) * | 1996-08-13 | 1998-03-06 | Hitachi Ltd | リードフレームおよびその製造方法ならびにそれを用いた半導体装置 |
| WO2001009953A1 (en) * | 1999-07-30 | 2001-02-08 | Amkor Technology, Inc. | Lead frame with downset die pad |
| US6455348B1 (en) | 1998-03-12 | 2002-09-24 | Matsushita Electric Industrial Co., Ltd. | Lead frame, resin-molded semiconductor device, and method for manufacturing the same |
| US7064420B2 (en) | 2002-09-30 | 2006-06-20 | St Assembly Test Services Ltd. | Integrated circuit leadframe with ground plane |
-
1987
- 1987-01-07 JP JP225587A patent/JPS63169753A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19506958A1 (de) * | 1995-02-28 | 1996-08-29 | Siemens Ag | Halbleitervorrichtung mit gutem termischen Verhalten |
| DE19506958C2 (de) * | 1995-02-28 | 1998-09-24 | Siemens Ag | Halbleitervorrichtung mit gutem thermischen Verhalten |
| JPH1065089A (ja) * | 1996-08-13 | 1998-03-06 | Hitachi Ltd | リードフレームおよびその製造方法ならびにそれを用いた半導体装置 |
| US6455348B1 (en) | 1998-03-12 | 2002-09-24 | Matsushita Electric Industrial Co., Ltd. | Lead frame, resin-molded semiconductor device, and method for manufacturing the same |
| WO2001009953A1 (en) * | 1999-07-30 | 2001-02-08 | Amkor Technology, Inc. | Lead frame with downset die pad |
| US7064420B2 (en) | 2002-09-30 | 2006-06-20 | St Assembly Test Services Ltd. | Integrated circuit leadframe with ground plane |
| SG132500A1 (en) * | 2002-09-30 | 2007-06-28 | Stats Chippac Ltd | Integrated circuit leadframe with ground plane |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS639378B2 (ja) | ||
| US4400714A (en) | Lead frame for semiconductor chip | |
| JPS63169753A (ja) | リ−ドフレ−ム | |
| US4486948A (en) | Method for forming lead frame for integrated circuit devices | |
| US4912546A (en) | Lead frame and method of fabricating a semiconductor device | |
| JPH03296254A (ja) | リードフレーム | |
| JPH03129870A (ja) | リードフレーム | |
| JPS638143Y2 (ja) | ||
| JPH0756890B2 (ja) | 半導体装置の製造方法 | |
| JPH0642347Y2 (ja) | リードフレーム | |
| JPH0642346Y2 (ja) | リードフレーム | |
| JPS634354B2 (ja) | ||
| JPS6217381B2 (ja) | ||
| JP2684247B2 (ja) | リードフレームの製造方法 | |
| JP2870366B2 (ja) | リードフレームへのフィルム貼付け装置 | |
| JPS6116701Y2 (ja) | ||
| JP2569782B2 (ja) | 半導体装置用リードフレーム | |
| JP2755793B2 (ja) | リードフレーム | |
| JPH06252319A (ja) | リードフレーム | |
| JP2632767B2 (ja) | 積層型リードフレームおよびその製造方法 | |
| JPH01133340A (ja) | リードフレームおよびその製造方法 | |
| JP3018211B2 (ja) | リードフレーム | |
| JPH01270255A (ja) | リードフレーム | |
| JPS62165347A (ja) | 樹脂封止型半導体装置 | |
| JPH05152174A (ja) | コンデンサのリード線タブ接続方法及び接続用金型 |