JPS63169042A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63169042A
JPS63169042A JP66787A JP66787A JPS63169042A JP S63169042 A JPS63169042 A JP S63169042A JP 66787 A JP66787 A JP 66787A JP 66787 A JP66787 A JP 66787A JP S63169042 A JPS63169042 A JP S63169042A
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
wirings
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP66787A
Other languages
English (en)
Inventor
Yasushi Shiraishi
白石 靖志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP66787A priority Critical patent/JPS63169042A/ja
Publication of JPS63169042A publication Critical patent/JPS63169042A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (′産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に多層配線
技術を利用した半導体装置の製造方法に関する。
1促来の技術1 従来、この種の層間絶縁膜としては、半導体装r・部と
配線間又は多層の配線間とを電気的に分離させるために
、(: V D (Chemical Vapour口
epnsiL i r+ 11 )法により形成された
各種酸化膜が用いられている。特に高融点金属を用いた
多層配線を有する゛ト導体装置の層間絶縁膜としては、
リンヒホウ素を3む酸化膜(以後B P S <”’、
x膜と記す)が電気的なパッシベーション効果を有し、
素子表面を平滑化させるための流動効果も大であり、耐
湿性の点でも問題がない等の長所を有していることによ
り2用されている。
第3図(a)、(b)は従求の半導体装置の製造JT法
の一例を説明するための半導体チ・ツブの断面図である
第3図(a>に示すように、半導体基板1のトに形成し
たF層絶縁膜2の上に半導体基板1の他の部分に設けら
れた拡散領域又は多層の配線(図示せず)とのコンタク
ト抵抗を下げるための多結晶シリコン膜3を選択的に形
成し、多結晶シリコン膜3の土に金属配線4を形成する
。次に、cvI)法によりBr+ S G膜9を全面に
形成する。
次に、第3図(1))に示すように、BPSG膜9の1
−に形成しようとする金属配線のアロイ・スパイク防止
およびコンタクト抵抗を下げるための多結晶シリコン膜
10を形成し、多結晶シリコン1模10にリンを拡散す
るが、そのときの熱処理により多結晶シリコン膜が膨張
し、針属配線4の端部に大きな勾が加わり、同時に、1
3 P S G膜9が流動して2結晶シリコン膜1oに
しわを生ずる。
特に金属配線・・1の端部でBP S r−v膜9およ
び多結晶シリコン膜10が盛上ってしまう。このように
、しわや盛上りを生じた状態で多結晶シリコンv!10
の1−に金属配線を形成すると、金属配線に段切れを生
じ易くなる。
第4図は従来の半導体装置の製造方法の他の例を説明す
るための半導体チ・ツブの断面図であ第71図に示すよ
うに、多結晶シリコン膜によるしわや盛り上りを11h
市するためにB r’ S G膜9の(−にCV IJ
法による酸化珪素膜11を形成し、酸化珪素膜11の一
ヒに多結晶シリコン膜10を形成する5゜ この場な、酸化珪素膜11の膜厚が薄いと多結晶シリコ
ン膜10の853914による影響を受けやすく、膜厚
が厚いと酸化珪素膜■1の緻密化のための熱処理で酸化
珪素膜11が収縮し金属配線4の側面ツノ向に力が加わ
りFIPSG膜()の稜線が金属配線・1の中央よりず
れることがある。
1発明が解決しようとする問題点1 1−述した従来の半導体装置の製造方法は、下層の絶縁
股上に形成した配線を覆うB P S G膜がしわや盛
上りを生じ、B P S G股上に形成する配線に段切
れを生じさせなり、B P S G膜の稜線が配線の中
央よりずれを生じ、B P S G膜上に配線等を形成
するためのパターン露光で目合わせずれを起し、層間配
線の接続が不良になる等の問題点があった。
本発明の目的は、層間絶縁膜のしわやずれを防11−シ
、か−ノ゛1/滑性を得る半導体装置の製造方法を提供
することにある。
1問題点を解決するための手段〕 本発明の半導体装置の製造方法は、半導体基板ト、に形
成した下層絶縁膜の上に配線を形成し前記配線を覆う第
1の絶縁膜を形成する工程と、前記第1の絶縁膜の上に
シリコン化合物を主成分としリン及びホウ素を含む溶液
を塗布し焼成して第2の絶縁膜を形成する工程と、反応
性イオンエツチング法により前記配線の側面に傾斜表面
をなして+iir記第2の絶縁膜が残るように前記第2
の絶縁膜の−・部を除去する工程と、前記半導体基板の
全面に第3の絶縁膜を形成する工程とを含んで構成され
る。
1実施例」 次に、本発明の実施例について図面を参照して説明する
第1図(a )〜(d)は本発明の第1の実施例を説明
するための工程順に示した半導体チヴグの111面図で
ある。
第1図(a)に示すように、半導体基板1の上に設けた
17層絶縁膜2の上に多結晶シリコン膜3と″t−結晶
シリコン膜3上の高融点金属配線4とをjπ択的に形成
し複合配線とする。次に、全面にCvl)法により酸f
ヒ珪素膜5を形成する。
次に、第1図([))に示すように、全面にスピンコ−
1・法によりシリコン化合物を主体としリンおよびホウ
素を3む溶液をスピナの回転数が毎分、t OOo〜7
000回転で塗布することにより平用部で薄く段差部で
厚く堆積させた後約80 (’) ℃の水蒸気雰囲気中
で熱処理を行い酸化珪素膜5より堅い珪酸ガラス膜すを
形成する。
次に、第1図(C)に示すように、cF4+02系ガス
の反応性イオンエ・ソヂングにより高融点金属配線4が
露出するまで異方性エツチングを行い多結晶シリコン膜
3および高融点金属配線4の1jl1面に傾斜表面をな
す珪酸ガラス膜6を残す。
次に、第1図(d)に示すように、プラズマc■D法に
より酸1ヒ珪素膜7を形成する。このように、流動性の
少ない酸化珪素膜5,7および珪酸ガラス膜すてなだら
かな層間絶縁膜が得られる。
第2図(a)〜(d>は本発明の第2の実施例を説明す
るための工程順に示した半導体チップの断面図である。
第2図(:L〉に示すように、半導体基板1の上に設け
た下層絶縁膜2の上に多結晶シリコン膜3と多結晶シリ
コン膜3の上の金属配線8とを選択的に形成した後、多
結晶シリコン膜3と金属配線8を覆う全面にプラズマC
VD法により酸化珪素膜9を形成する。
次に、第2図(b)に示すように、全面にスピンコ−1
・法によりシリコン化合物を主体としリンお、J、びホ
ウ素をかむ溶液をスピナの回転数が毎分、・1000−
7000回転で塗布することにより平坦部で薄く段差部
で厚く堆積させた後、約450℃の窒素又は酸素雰囲気
中で熱処理を行い酸化珪素膜9と同程度の堅さの珪酸ガ
ラス膜6を形成する。
次に、第2[ス1(C)に示すように、CF4+02系
ガスの反応性イオンエ・ソチングにより酸化珪素膜(ン
の膜厚を1・72〜17′3とし、多結晶シjJ−’r
ン膜3および酸化珪素膜9め側面に傾斜表面をなす珪酸
ガラス膜6を残す。
次に、第2図((1)に示すように、プラズマCV l
)法により酸化珪素膜7を全面に酸化珪素膜0の膜厚の
1./2〜1 、、’ 3形成する。
ごの場合、熱処理温度が約450℃であるので金属配線
層は高融点金属のみならずアルミニウム等分1重用でき
る利点がある。。
1、発明の効宋」 以上説明したように本発明は、半導休店板上の1・層絶
縁膜の上に形成された配線を覆う絶縁膜を流動性の少な
い材質で形成し、配線側面の段差部に流動性の大きい第
2の絶縁膜で傾斜表面を形成することによって従来の半
導体装置の製造方法で配線りに生ずる層間絶縁膜のしわ
や盛上りに起因−4l°る1−1層配線の断線、露光目
金わせずれによる配線間の接続不良を解消し2r導体装
置の信頼性を向I−3させる効宋がある。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の第1の実施例を説明す
るための]−程順に示した半導体チップの断面図、第2
図(2L)〜(d>は本発明の第2の実施例を説明する
ための工程順に示した半導体チップ°の断面図、第3図
(a>、(b)は従来の半導体装置の製造方法を説明す
るための工程順に示した゛1炙導体チップの断面図、第
4図は従来の半導体装置の製造方法の途中1程を説明す
るための半j、lン体チップの断面図である。 1・パ11導体基板、2・・・下層絶縁膜、3・・・多
結晶シリコン膜、4・・・高融点金属配線、5・・・酸
化珪素膜、6・・・珪酸ガラス膜、7・・・酸化珪素膜
、8・・・金属配線、9・・・[3F” S G膜、1
0・・・多結晶シリコン膜、11・・・酸化珪素膜。 第1図 (b) 筋2凹 第3図 ¥4図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に形成した下層絶縁膜の上に配線を形成し
    前記配線を覆う第1の絶縁膜を形成する工程と、前記第
    1の絶縁膜の上にシリコン化合物を主成分としリンおよ
    びホウ素を含む溶液を塗布し焼成して第2の絶縁膜を形
    成する工程と、反応性イオンエッチング法により前記配
    線の側面に傾斜表面をなして前記第2の絶縁膜が残るよ
    うに前記第2の絶縁膜の一部を除去する工程と、前記半
    導体基板の全面に第3の絶縁膜を形成する工程とを含む
    ことを特徴とする半導体装置の製造方法。
JP66787A 1987-01-05 1987-01-05 半導体装置の製造方法 Pending JPS63169042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP66787A JPS63169042A (ja) 1987-01-05 1987-01-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP66787A JPS63169042A (ja) 1987-01-05 1987-01-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63169042A true JPS63169042A (ja) 1988-07-13

Family

ID=11480091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP66787A Pending JPS63169042A (ja) 1987-01-05 1987-01-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63169042A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236870A (en) * 1987-03-12 1993-08-17 Fuji Xerox Co., Ltd. Method of making a semiconductor integrated circuit utilizing insulators which react distinctly from each other

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236870A (en) * 1987-03-12 1993-08-17 Fuji Xerox Co., Ltd. Method of making a semiconductor integrated circuit utilizing insulators which react distinctly from each other

Similar Documents

Publication Publication Date Title
JPH01225326A (ja) 集積回路のパッシベーション方法
JP2001185551A (ja) 半導体装置の構造及び製造方法
JPS63142A (ja) 半導体装置の製造方法
JPS63169042A (ja) 半導体装置の製造方法
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
JPH06267943A (ja) 半導体装置の製造方法
JP2606315B2 (ja) 半導体装置の製造方法
JPS6376351A (ja) 多層配線の形成方法
JPS6161698B2 (ja)
JPS61196555A (ja) 多層配線の形成方法
JPH08511659A (ja) 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法
JPS5969950A (ja) 多層配線形成方法
JPS62137853A (ja) 多層配線の形成方法
JPS637463B2 (ja)
KR960002077B1 (ko) 반도체 소자 제조방법
JPS63262856A (ja) 半導体装置の製造方法
JPS61260638A (ja) 半導体装置の製造方法
JP3447896B2 (ja) Sog塗布膜の形成方法およびこれを用いた配線構造の形成方法
JPH021926A (ja) 半導体装置の製造方法
JPS63292632A (ja) 半導体装置の絶縁膜形成方法
JPH02164097A (ja) 多層配線層間絶縁膜の形成方法
JPS59175124A (ja) 半導体装置の製造方法
JPS61124154A (ja) 半導体装置の製造方法
JPS60121795A (ja) 多層配線板の製造方法
JPS5986246A (ja) 半導体装置の製造方法