JPS63168738A - 論理回路シミユレ−シヨン装置 - Google Patents
論理回路シミユレ−シヨン装置Info
- Publication number
- JPS63168738A JPS63168738A JP62001297A JP129787A JPS63168738A JP S63168738 A JPS63168738 A JP S63168738A JP 62001297 A JP62001297 A JP 62001297A JP 129787 A JP129787 A JP 129787A JP S63168738 A JPS63168738 A JP S63168738A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- dynamic memory
- processor
- section
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62001297A JPS63168738A (ja) | 1987-01-06 | 1987-01-06 | 論理回路シミユレ−シヨン装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62001297A JPS63168738A (ja) | 1987-01-06 | 1987-01-06 | 論理回路シミユレ−シヨン装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63168738A true JPS63168738A (ja) | 1988-07-12 |
JPH0535908B2 JPH0535908B2 (enrdf_load_stackoverflow) | 1993-05-27 |
Family
ID=11497533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62001297A Granted JPS63168738A (ja) | 1987-01-06 | 1987-01-06 | 論理回路シミユレ−シヨン装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63168738A (enrdf_load_stackoverflow) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0571305U (ja) * | 1992-03-02 | 1993-09-28 | イビデン株式会社 | 寄棟家屋の通気構造 |
-
1987
- 1987-01-06 JP JP62001297A patent/JPS63168738A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0535908B2 (enrdf_load_stackoverflow) | 1993-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69032481T2 (de) | Buszugriff für Digitalrechnersystem | |
JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
US5291605A (en) | Arrangement and a method for handling interrupt requests in a data processing system in a virtual machine mode | |
JPS63168738A (ja) | 論理回路シミユレ−シヨン装置 | |
JP2590179B2 (ja) | 並列論理シミュレーション制御方式 | |
JPS6049352B2 (ja) | デ−タ処理装置 | |
JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
Maekawa et al. | Experimental polyprocessor system (EPOS)—Architecture | |
JP2000010608A (ja) | 通信装置、plcユニットおよび表示器 | |
JPH01300366A (ja) | 共有データ競合制御方式 | |
JP2008046697A (ja) | データ処理ユニット、およびこれを使用したデータ処理装置 | |
JPS61160144A (ja) | エミユレ−シヨン方式 | |
JPH086760A (ja) | データ処理装置 | |
JPH03111961A (ja) | マルチcpuのプログラムロード方式 | |
JPS6057609B2 (ja) | 電子機器の停電処理制御方式 | |
JPH0724044B2 (ja) | Dmaアクセスが可能なコンピユータ・システム | |
JPH05233525A (ja) | I/o処理装置 | |
JPH0546530A (ja) | コンピユーター制御回路 | |
JPH0418658A (ja) | 機能分散型計算機システム | |
JPH01258139A (ja) | プログラムデバッグ方式 | |
JPH05324428A (ja) | データ処理装置 | |
JPH0140368B2 (enrdf_load_stackoverflow) | ||
JPH01319854A (ja) | 疎結合マルチプロセッサ試験方式 | |
JPH0746337B2 (ja) | アダプタ制御方式 | |
JPH10293702A (ja) | 計算機システム、バス制御装置及びバストレース方法 |