JPS63166245A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、眉間絶縁層を介在して多層に配線される配
線導体が、前記層間絶縁層に形成されたスルーホールを
介して、相互に接続される半導体装置の製造方法に係り
、特には前記スルーホールの形成工程の改良に関する。

〔従来の技術〕

第３図は、このような従来の半導体装置の構成を示した
断面図である。

図において、１は半導体基板、２は半導体基板ｌの上に
形成された絶縁膜である。絶縁膜２は、半導体基板１内
に形成される素子等と、後に形成される配線とを絶縁分
離している。３は絶縁膜２の上に形成される第１層配線
、４は層間ｗＡ縁膜、５は層間絶縁膜４に形成されるス
ルーホール、６はスルーホール５を介して第１層配線３
に接続される第２７！！！［！線である。

次に、上述した半導体装置の製造方法を、第４図のｆａ
ｌ〜（ｄ）を参照しながら説明する。

（ａｌ半導体基板１上に絶縁膜２を形成する。この絶縁
膜２の上にＡｌあるいはＡＩを含む合金等からなる導電
層をスパッタリング法あるいは蒸着法によって形成する
。この導電層をパターンニングして第１層配線３を形成
する。

ｆｂｌ第１層配線３が形成された半導体基板１上に、層
間絶縁膜４を形成する。

（Ｃ）フォトリソグラフィーによって、第１Ｎ配線３の
上方でスルーホールを形成する箇所が開口したレジスト
パターン７を形成する。

ｔｄｌレジリンパターン７をマスクとして層間絶縁膜４
をエツチングすることによって、スルーホール５を形成
する。

そして、レジストパターン７を除去した後に、Ａｌある
いはＡｌを含んだ合金等からなる導電層を形成する。こ
の導電層をパターンニングして第２層配線６を形成する
。

このような各工程を経て、第３図に示したように、第１
ｒＩｓ配線３および第２層配線６が、層間絶縁膜４を間
にして多層配線されるとともに、スルーホール５を介し
て相互に接続された半導体装置が得られる。

〔発明が解決しようとする問題点〕

このように、従来の半導体装置の製造方法は、スルーホ
ール５を形成するためのフォトリソグラフィーを、第１
層配線３を形成した後に行っている。したがって、第１
層配線３による段差のために、スルーホール形成箇所が
他の部分に比較して高くなっている。そのため、スルー
ホール形成箇所のレジストの膜厚が、他の部分に比較し
て薄くなる。しかも、その膜厚は、周囲の第１層配線３
の数にまりで微妙に変化する。即ち、スルーホール形成
箇所の周囲に、第１層配線３が密集しておれば、それだ
け第１層配線３の段差の影響が少なくなるから、スルー
ホール形成箇所のレジストの膜厚は厚くなる傾向にある
。一方、第１Ｎ配！３が疎になっておれば、段差の影響
を多く受けるので、その膜厚は薄くなる傾向にある。

このように、従来の半導体装置の製造方法は、スルーホ
ール形成箇所のレジストの膜厚にバラツキが生じやすい
ために、最適な露光条件の範囲が狭くなり、安定なフォ
トリソグラフィーが行い難いという問題点がある。

この発明は、このような問題点を解決するためになされ
たものであって、スルーホールを形成するためのフォト
リソグラフィーにおける最適露光条件の範囲を広げて、
安定なフォトリソグラフィーを行うことができる半導体
装置の製造方法を提供することを目的としている。

〔問題点を解決するための手段〕

この発明に係る半導体装置の製造方法は、次のような特
徴を備えている。

まず、半導体基板上に、下層配線となる導ｍｌ！１を形
成し、この導電層の上に、層間絶縁膜を形成する。この
層間絶縁膜の上に、下層配線用のパターンとスルーホー
ル用の開口パターンとを形成して、前記層間絶縁膜と前
記導電層とをエツチングし、下層配線を形成する。そし
て、下層配線が形成された以外の半導体基板上に、層間
絶縁膜を形成し、前記開口パターンにより前記下層配線
上の層間絶縁膜をエツチングし、前記下層配線に達する
スルーホールを形成している。

〔作用〕

この発明においては、下層配線をエツチングする以前の
平坦な表面上に、下層配線とスルーホールの両パターン
を形成しているので、レジストの膜厚が均一化し、最適
露光条件の範囲が広くなる。

また、下層配線とスルーホールの両パターンを同時に形
成しているから、下層配線とスルーホールパターンとの
重ね合わせマージンが不要になる。

〔実施例〕

以下、この発明の実施例を図に基づいて説明する。

第１図は、この発明の一実施例に係る方法で製造された
半導体装置の構成を示した断面図である。

同図において、第３図に示した従来例と同一符号は、同
一部分を示しているから、ここでの説明は省略する。

第１図において、４１は、下層配線である第１層配線３
の上に形成される第１の層間絶縁膜、４□は第３の層間
絶縁膜である。８は、第１の層間絶縁膜４．にスルーホ
ール５を形成するときのマスクとなる第２の層間絶縁膜
である。

次に、上述した半導体装置の製造方法を、第２図に基づ
いて説明する。

まず、半導体基板１上に、絶縁膜２を形成する。

絶縁膜２は、熱酸化シリコン膜でも良いが、一般には、
パシベーションとゲッタリングとを兼ねて、ＣＶ　Ｄ　
（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏ
ｎ）法によるＰＳＧ膜（リンシリケートガラス）が用い
られる。

この絶縁膜２は、半導体基板１中に形成される素子等（
図示せず）と、その後に形成される第１Ｎ配線３とを絶
縁分離するためのものである。

第１工程：このような半導体基ＦｉＩ上に、第１層配線
３となる導電層３．を形成する。この導電層３Ｉは、例
えば、ＡｌあるいはＡｊ！を含んだ合金（Ａｊ！Ｓｉな
ど）から構成されている。但し、この時点では、導電層
３１のパターンニングは行わない（第２図＋１１参照）
。

第２工程：この導電層３．の上に第１の層間絶縁膜４１
を形成する。この第１の眉間絶縁Ｍ４１には、例えば、
プラズマＣＶＤ法によるシリコン窒化膜が用いられる。

第３工程：第２工程と連続して、第１の層間絶縁膜４．
よりもエツチング選択比の高い第２の層間絶縁膜８を薄
く形成する（第２図（ｂｌ参照）。この第２の層間絶縁
膜８は、例えば、プラズマＣＶＤ法によるシリコン酸化
膜が用いられる。

第４工程：フォトリソグラフィーによって、第１のレジ
ストパターン７、を形成する（第２図（Ｃ）参照）、こ
の第１のレジストパターン７、は、第２図Ｆｄｌに示す
ように、第１層配線用のパターンと、スルーホール用の
開口パターン５１とが同時に形成されている。

第５工程：この第１のレジストパターン７、をマスクと
して、第２の層間絶縁膜８を反応性イオンエ・７チング
（ＲＩ　Ｅ）法によってエツチングする（第２図＋１１
参照）。

第６エ程：第１のレジストパターン７１を除去して、第
２の層間絶縁膜８のスルーホール用の開口部を覆う第２
のレジストパターン７、を形成する（第２図（ｆｌ参照
）。

第７エ程：第２の層間絶縁膜８と第２のレジストパター
ン７２とをマスクとして、反応性イオンエツチング法に
よって、第１の層間絶縁膜４１と導電Ｎ３１とをエツチ
ングして、第１層配線３を形成する（第２図（ｇ）参照
）。

第８工程：第２のレジストパターン７□を除去して、第
３の層間絶縁膜４ｔを形成する（第２図（ｈｌ参照）。

この第３の層間絶縁膜４ｔは、例えば、プラズマＣＶＤ
法によるシリコン窒化膜が用いられる。

第９工程：第３の層間絶縁膜４ｚの上にレジスト膜を形
成し、いわゆるエッチバック法によって、第２の層間絶
縁膜８が露出するまで第３の層間絶縁膜４ｚをエツチン
グする（第２図＋１１参照）、即ち、第３の層間絶縁膜
ａｔにレジスト膜を形成すると、第２の層間絶縁膜８の
部分は凸状になっているから、この部分のレジスト膜の
膜厚は他の部分に比較して薄くなる。そのため、これを
プラズマエツチングすると、膜厚の薄い部分が他の膜厚
の厚い部分よりも先に灰化する。このとき、レジスト膜
のエツチングレートと、第３の層間絶縁膜４、のエツチ
ングレートとを略等しくしておくと、第２の層間絶縁膜
８上の第３の層間絶縁膜４□が先にエッチバンクされて
、第２の層間絶縁膜８が露出する。

第１０工程二次に、露出した第２の居間絶縁膜８のスル
ーホール用の開口部を除いた部分を覆うように、第３の
レジストパターン７、を形成する（第２図（Ｊｌ参照）
。

第１１工程：この第３のレジストパターン７３と第２の
層間絶縁膜８とをマスクとして、反応性イオンエツチン
グ法によって第１の層間絶縁膜４１をエツチングして、
スルーホール５を形成する（第２図（ｋｌ参照）。

そして、第３のレジストパターン７、を除去したのち、
ＡＰあるいはＡｌを含んだ合金を形成し、これをパター
ンニングすることによって上層配線となる第２店配線６
を形成する。

このような各工程を経ることによって、第１図に示した
ような、スルーホール５を介して第１層配線３と第２層
配線６とが相互に接続した半導体装置が得られる。

なお、上述した実施例では、第１層配線３と第２層配線
６とを接続するためのスルーホール５を形成する製造方
法を例に採って説明したが、この発明はこれに限られず
、例えば第２Ｎ配線と第３層配線など、他の下層配線と
上層配線とを接続するためのスルーホールを形成する場
合にも適用することができる。

また、上述の実施例では、第１配線Ｎ３を形成した後に
、スルーホール５を形成しているが、この発明はこれに
限られず、スルーホール５を形成した後に、第１配線Ｎ
３を形成するようにしてもよい。

〔発明の効果〕 以上のように、この発明によれば、下層配線をエツチン
グする以前の平坦な表面上で、スルーホールを形成する
ためのフォトリソグラフィーを行っているから、レジス
トの膜厚が均一化し、最適露光上条件の範囲が広くなる
。その結果、安定したフォトリソグラフィーによってス
ルーホールを形成できるから、半導体装置の製造歩留り
の向上を図ることができる。

また、この発明よれば、下層配線とスルーホールのパタ
ーンニングとを、−回のフォトリソグラフィーによって
行っているから、従来例のように二回のフォトリソグラ
フィーを行っていたときのように、フォトマスクの重ね
合わせマージンを見込む必要がなく、半導体装置の微細
化に好都合である。

【図面の簡単な説明】

第１図はこの発明の一実施例によって製造された半導体
装置の構成を示した断面図、第２図はこの発明の一実施
例に係る製造方法の説明図、第３図は従来例によって製
造された半導体装置の構成を示した断面図、第４図は従
来の製造方法の説明図である。 図において、１は半導体基板、３は第１層配線、３、は
導電層、４．は第１の層間絶縁膜、４．は第３の層間絶
縁膜、５はスルーホール、７Ｉは第１のレジストパター
ン、７□は第２のレジストパターン、７．は第３のレジ
ストパターン、８は第２の層間絶縁膜である。 なお、図中同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上に、下層配線となる導電層を形成す
   る工程と、 前記導電層の上に、層間絶縁膜を形成する工程と、 前記層間絶縁膜の上に、下層配線用のパターンとスルー
   ホール用の開口パターンとを形成して、前記層間絶縁膜
   と前記導電層とをエッチングし、下層配線を形成する工
   程と、 下層配線が形成された以外の半導体基板上に、層間絶縁
   膜を形成する工程と、 前記開口パターンにより前記下層配線上の層間絶縁膜を
   エッチングし、前記下層配線に達するスルーホールを形
   成する工程と を備えたことを特徴とする半導体装置の製造方法。
2. （２）前記下層配線を形成する工程は、前記導電層の上
   に形成された層間絶縁膜の上に、この層間絶縁膜よりも
   エッチング選択比の高い個別の層間絶縁膜を形成し、前
   記個別の層間絶縁膜をエッチングすることによって下層
   配線用のパターンとスルーホール用の開口パターンとを
   形成していることを特徴とする特許請求の範囲第１項記
   載の半導体装置の製造方法。